interconnect bus

안녕하세요 :)

SoC 내부에는 NoC (Network on Chip) 이라고 하는 Interconnect, Bus 라고 하는 IP 가 존재합니다.

알고계신 내용들이 있고요.

제가 강의에서 다루지 못했던, Bus priority, Exclusive atomic access 등등 더 파고 들어가실 것들이 있을 것 같아요. Bus 와 거리는 있지만 cache 에 대해서도 공부하시면 도움이 되실꺼에요.

즐공하세요 :)

로 bus를 설계하고 특정한 요구사항에 맞게 최적화할 수도 있습니다. 그러나 대부분의 경우에는 AXI 인터페이스를 사용하여 interconnect bus를 설계합니다.

AXI(Accelerator Coherency Port for Interfaces)는 ARM 사의 IP(Intellectual Property)로, ARM 프로세서와 주변장치 간의 통신을 위한 표준화된 인터페이스 규약입니다. AXI는 주로 SoC(System on Chip)에서 여러 개의 주변장치가 데이터를 주고받을 때 사용됩니다.

AXI는 주로 성능, 효율성 및 일관성을 고려하여 설계됩니다. AXI 버스의 기본 구성요소는 다음과 같습니다.

1. 마스터(Master): 주변 장치나 칩 내의 다른 주변장치와 통신하는 주체입니다. 메모리 읽기/쓰기 명령을 생성하고 이를 AXI 버스에 전송합니다.

2. 슬레이브(Slave): 주변장치가 마스터로부터 명령을 받고, 데이터를 읽거나 쓰는 역할을 합니다.

3. 주소(Address): 마스터가 목적지 장치의 주소를 지정합니다.

4. 데이터(Data): 읽기 또는 쓰기 작업에 사용되는 데이터입니다.

5. 제어(Control): 읽기, 쓰기 등의 동작을 제어하는 신호입니다.

AXI 인터페이스는 주변장치와 메모리 간의 통신을 효율적으로 처리하기 위해 명령과 데이터를 분리하고, 고속 네트워크로 데이터를 전송하는 방식을 채택하고 있습니다.

따라서, interconnect bus를 설계할 때에는 AXI 인터페이스 규격을 따르면서 성능, 효율성, 일관성 등을 고려하여 설계해야 합니다.

더 자세한 내용은 ARM의 AXI 인터페이스 규격 문서를 참고하시면 도움이 될 것입니다.