제가 개인적으로 느끼는 이 강의의 가치는 100만원 그 이상이라는 생각이 듭니다. 여기서 알려주는 내용은 디지털 회로 설계 엔지니어를 목표로 하는 사람이라면 꼭 수강해야 하는 강의라고 확신합니다. 강의내용이 무척 어려워 처음 보면 이해하기가 매우매우 어렵지만, 강의를 3번보고 4번보고, 제공하는 코드를 몇시간이고 분석 하다보면 RTL 코딩에 대한 실력 증진 뿐만아니라 반도체 Architecture에 관련된 이해도가 점진적으로 올라감을 느낄 수 있을 것 입니다. 실제 제품으로 나오는 chip의 Architecture를 지금까지 보았던 시각과 다르게 보고싶다면 꼭 듣길 추천하겠습니다. (DMA는 처음에 너무 이해가 안되서 몇십시간 동안 코드만 본것같네요..)

5.0

holmes108

40% 수강 후 작성

강의 듣다가 수강평을 쓸 수 있게 됐길래 듣는 중에 쓰러 왔습니다. 저는 RF 물리 계층 쪽 일을 하고 있는데, 어쩌다 Xilinx의 RFSoC를 접하게 됐습니다. PCB 라우팅도 필요 없는 내장 고속 ADC에, PL에, CPU까지 한 칩에.... 안 쓰고는 못 배기겠더라구요. 다만 ADC-PL 사이 AXI4-Stream 인터페이스와 PL-PS 사이 AXI4 버스가 진입장벽이었습니다. Verilog도 간신히 하는 마당에 반도체 쪽으로는 별로 경험이 없다 보니 어디서 배워야 하나 막막한 채 블로그를 전전하면서 개념까지는 공부했지만, 역시 코드를 짤 수 있을 만큼 체득이 된 느낌은 없었습니다. 정규 문서 보고 맨 땅에 헤딩하는 수밖에 없나 반쯤 포기하고 있었는데 맛비님이 딱 제가 찾던 내용을 시즌2로 내주신 것 아니겠어요?? 따라서 맛비님 계신 곳 향해서 백 번도 더 절 하겠습니다. 정말 감사합니다.

5.0

항상 감사하면 살기

100% 수강 후 작성

안녕하세요, Verilog HDL season1부터 듣고 있는 어느새 졸업 예정인 전자공학과 학생입니다. 밑에서 sunchoi님이 말씀해주신 것처럼, 이 강의는 가치는 100만원 혹은 그 이상 이라고 생각합니다.(학부생이 판단할 수 없는 가치일 것이라고 생각...) 학교에서 AMBA AXI가 굉장히 중요하다라는 얘기를 많이 듣지만, 사실 주어진 수업 시간 내에 다루기에는 한계가 있다고 생각합니다. 하지만 실제로 강의를 통해 I/F를 설계해보고, 실제 FPGA에 올리는 과정을 보면서 성장할 수 있었습니다. 학생들에게 30만원 이상의 강의는 가격이 부담이 있을 거라 생각합니다. 수강해보면, 이 강의는 최소한의 강의 준비를 위한 돈이라고 생각됩니다. 그만큼 추천드립니다. 학부생이 이 강의를 수강하시게 된다면, 개인적으로 베릴로그 문법, 마이크로프로세서 두 과목은 이수하시고 들으시면 더 좋지 않을까 감히 생각해봅니다. 항상 건강 조심하시고, 다음 강의도 얼른 나오길 기대해봅니다. 감사합니다.

수강 후 이런걸 얻을 수 있어요

반도체 설계 엔지니어를 위한 실전 AMBA AXI 설계 경험
AXI4-Lite, AXI4-Stream, AXI4의 이론 및 실습
전체 시스템을 이해할 수 있는 인사이트

비메모리 설계 엔지니어가 알려주는
실전 Verilog HDL: AMBA AXI4 완전 정복!

비메모리 설계의 프로라면
반드시 알아야 할 AMBA

안녕하세요! 설계독학의 맛비입니다.
시즌 1에서 이어지는 이 강의에서는 설계/검증/시스템 아키텍터가 필수로 알아야 하는 AMBA(Advanced Microcontroller Bus Architecture)를 다룹니다.

✅

제가 현업에서 AMBA 관련 설계를 하면서 직접 경험한 노하우를 담았습니다.

✅

수강생 여러분들께 전해드릴 실습 코드만 1만 라인이 넘습니다.

✅

그 어떤 누구도 흉내낼 수 없는 설계독학만의 강의 퀄리티를 약속드립니다.

초보자 강의가 아닙니다!

비메모리 설계 경력 4~8년차 지식 수준을 목표로 하는 강의입니다.

이런 분들이 수강하시기를 적극 추천드립니다.

1️⃣ 설계에 흥미가 있고, 잘하고 싶다는 의지가 있으신 분 (가장 중요)
2️⃣반도체 분야 석, 박사 재학생
3️⃣ AMBA에 대해 경험하고 싶은 설계 현업자

비메모리 설계 전문가를 꿈꾼다면? 설계독학맛비 로드맵

_{이미지를 클릭하면 상세 로드맵으로 이동합니다.}

수강한다면, 비메모리 설계의
제대로 된 실력을 갖추게 됩니다.

비메모리 설계 엔지니어가 갖춰야 하는 기본 지식과 설계의 자신감을 얻을 수 있습니다.
찐 실무에서 필요로하는 필수 지식을 배울 수 있습니다.
마스터하신다면 4~8년차 엔지니어 이상의 설계 지식을 갖출 수 있습니다.
여러분들만의 HW IP를 설계하고 검증할 수 있습니다.
앞으로 이어질 설계독학맛비의 다양한 프로젝트 강의에서 이 지식을 적극 활용합니다.

설계독학의 강의가 차별화된 이유 📌

어설프게 배우지 마세요!
현업자의 노하우를 그대로 전합니다.

저는 설계를 하는 현업자입니다. 모든 내용을 직접 설계해본 다음 강의를 만들었습니다. 아는 척하는 어설픈 지식만 다루는 강의와는 다릅니다.

어설프게 배우지 마세요. 진짜 설계 엔지니어링 실무에 필요한 지식을 확실하게 전해드립니다.

여러분의 1분 1초가 소중하니까,
모든 수업을 설계독학이 직접 편집합니다.

동영상 러닝 타임이 다른 강의에 비해 짧게 느껴지시나요? 툴 러닝타임, 설명 도중 쉬는 시간, 어설픈 농담 등 쓸데없는 시간은 강의에 담지 않습니다.

제가 제공하는 이론과 실습 코드 전체를 익히는 데 타 강의에 비해 훨씬 알찬 호흡으로 학습할 수 있습니다.

공부할 모든 내용을
충분히 실습할 수 있도록.

현직자가 직접 설계한 고퀄리티 Verilog HDL 실습 코드

AXI4-Lite / AXI4-Stream / AXI4-Standard
맛비가 직접 만든 이론 및 실습을 전부 다룹니다.
FPGA 합성 가능합니다.

현업에서만 사용할 수 있는 AXI VIP 환경

강력한 AXI VIP 환경을 직접 경험해보세요.
검증된 무료 시뮬레이션 툴 Vivado Xsim을 사용합니다.
FPGA에 올려 동작까지 확인했습니다.
사용했던 프로젝트 파일도 제공합니다.

한국에서 비메모리 설계 엔지니어가 된다면 💪

한국은 메모리 반도체 강국입니다. 비메모리 반도체 강국이 아닙니다. 때문에 정부와 기업이 많은 투자를 하고, 설계 회사도 여럿 있습니다. 취업 사이트에서 "Verilog HDL" 키워드를 검색해보세요. 전세계 많은 회사들이 반도체 설계 엔지니어를 찾고 있습니다. 가고 싶은 회사가 있으신가요? 그 회사의 연봉을 검색해보세요.

비메모리 설계 관련 회사들은 국내 기업 평균 연봉 상위 1%에 해당합니다. 받는 만큼 공부해야 하는 직업이고 쉬운 길이 아니지만, 그만큼 탄탄한 전망이 기다리는 일입니다.

현업에서 만나요 🖐

여기까지 읽어주셔서 진심으로 감사합니다.
여러분들은 훌륭한 설계 엔지니어가 되실 거라 확신합니다.

선택은 여러분들의 몫입니다.
여러분들을 현업에서 만나뵙기를 기대합니다.
감사합니다. 맛비 드림.

연관 강의가 궁금하다면?

🎁 설계독학 커뮤니티 회원분께 할인 쿠폰을 드립니다! 🥰

설계독학 커뮤니티에 가입하고, 할인쿠폰을 받아보아요! 가입링크 (클릭)

이런 분들께
추천드려요

학습 대상은
누구일까요?

맛비 Verilog HDL Season 1을 수료하신 분
현업 1~2년차 이상 수준 지식을 갖추신 분
HW 설계 현업자, 혹은 석박사급 지식을 소유하신 분

선수 지식,
필요할까요?

C 언어
Verilog HDL
설계에 대한 관심과 노력

안녕하세요
설계독학맛비입니다.

4,276

명

수강생

363

개

수강평

1,305

개

답변

5.0

점

강의 평점

개

강의

안녕하세요. 설계독학의 맛비입니다.

현) Global Top5 Fabless기업에서 HW IP 설계하고 있습니다.

세상에 없던 그리고 여러분들의 현업 생활에 도움이 되는, "진짜 반도체 설계 실무 강의"를 만들고 있습니다.

설계독학 로드맵과 함께 여러분들의 실력을 키워보아요.

설계독학과 함께할 수 있는 링크입니다. 함께 즐공하고 성장해요!

커리큘럼

전체

30개 ∙ (12시간 39분)

해당 강의에서 제공:

수업자료

섹션 1. 설계독학맛비's Verilog HDL Season2 를 시작하기 전에

2개 ∙ (5분)

1. 안녕하세요. 설계독학의 맛비입니다.
04:37
2. 제공하는 실습파일 및 실행 환경에 대해 알아보아요. (수강자분들에게만 공유드려요~)
01:11

섹션 2. Data 전송의 기본이되는 Valid / Ready Handshake 설계 정복하기

4개 ∙ (1시간 4분)

3. [HDL 21장] 모듈간의 정확한 Data 전달을 위한 Valid / Ready Handshake I/F - 이론편
11:38
4. [HDL 22장] 모듈간의 정확한 Data 전달을 위한 Valid / Ready Handshake I/F - 실습편
28:37
5. [HDL 23장] Handshake I/F 의 timing closure 를 위한 skid buffer - 이론편
09:14
6. [HDL 24장] Handshake I/F 의 timing closure 를 위한 skid buffer - 실습편
14:33

섹션 3. 원활한 Data 전송을 위한 필수 Buffer, FIFO 설계 정복하기

3개 ∙ (48분)

7. [HDL 25장] Data의 원활한 흐름을 위한 Synchronous FIFO - 이론편
13:56
8. [HDL 26장] Data의 원활한 흐름을 위한 Synchronous FIFO - 실습편
20:53
9. [HDL 27장] Timing Closure에 강인한 Sync FIFO 설계 실습편 (Skid buffer + FIFO)
13:29

섹션 4. AXI4 Interface 를 설계하기 위한 이론 및 검증환경 숙지하기

3개 ∙ (1시간 6분)

섹션 5. AXI4-Lite 설계 정복하기

3개 ∙ (1시간 23분)

섹션 6. AXI4-Stream 설계 정복하기

3개 ∙ (1시간 31분)

섹션 7. AXI4 설계 정복하기 (feat. 설계엔지니어라면 꼭 알고 있어야하는 내용들!!)

3개 ∙ (1시간 52분)

섹션 8. Mem copy IP. DMA (Direct Memory Access) 설계하기.

5개 ∙ (3시간 40분)

섹션 9. [프로젝트] "Matbi Mem copy IP" 를 FPGA 에 올려보자! (동작 및 Performance 확인)

2개 ∙ (1시간 2분)

섹션 10. 마치며

2개 ∙ (5분)

강의 게시일: 2023. 06. 15.

마지막 업데이트일: 2025. 06. 13.

수강평

전체

48개

4.9

48개의 수강평

miro11
수강평 4
∙
평균 평점 4.8
2025. 12. 25.
4
53% 수강 후 작성
다좋은데 sv를 모르는 상태에서 테스트벤치를 하려니 아쉬운 느낌이 듭니다. 일반적인 vivado상에서 testbench로도 보여주셨으면 합니다..!!
- 설계독학맛비
  지식공유자
  2025. 12. 25.
  miro11님, 의견 남겨주셔서 감사합니다. 해당 강의는 AXI 구조와 실제 설계 흐름을 중심으로 설명하다 보니, SV 기반 테스트벤치를 전제로 진행된 부분이 있습니다. 이 점은 강의 성격상 선택한 방향이었던 만큼 참고해서 들어주시면 좋겠습니다. AXI 자체의 동작과 구조를 이해하는 데 초점을 맞춰 수강하시면 남은 내용도 도움이 되실 거라 생각합니다. 즐공하세요.
김태형
수강평 3
∙
평균 평점 5.0
2025. 09. 22.
5
47% 수강 후 작성
- 설계독학맛비
  지식공유자
  2025. 09. 22.
  김태형님, 수강평 남겨주셔서 감사합니다. 벌써 절반 가까이 수강해 주셨네요. 지금처럼 차근차근 따라오시면 AMBA AXI4의 흐름과 구조가 훨씬 선명해지실 거예요. 끝까지 함께 완주하시길 기대하겠습니다.
jhpark7
수강평 4
∙
평균 평점 4.8
2025. 10. 21.
5
30% 수강 후 작성
- 설계독학맛비
  지식공유자
  2025. 10. 22.
  jhpark7님, 수강해주셔서 감사합니다. 아직 초반 구간이지만 Season 2의 핵심은 점점 더 명확해질 거예요. AXI4 구조의 본질적인 흐름과 실제 설계 접근법이 잘 연결되도록 구성했으니, 후반부까지 차근히 따라오시면 큰 그림이 확실히 잡히실 겁니다. 꾸준히 완주 응원드립니다!
fosiel9510
수강평 1
∙
평균 평점 5.0
2025. 11. 15.
5
30% 수강 후 작성
- 설계독학맛비
  지식공유자
  2025. 11. 15.
  fosiel9510님, 수강평 감사드립니다. AXI4를 처음 접하시면 구조가 복잡하게 느껴질 수 있지만, Season 2에서는 이론보다 ‘동작 흐름을 손으로 체득하는 과정’에 집중하셨다면 제대로 배우고 계신 겁니다. 아직 30%지만 흐름이 잡히기 시작하실 시점이라, 끝까지 완주하시면 인터페이스 설계가 훨씬 명확하게 정리되실 거예요. 즐공하세요!
이상혁/전자공학과
수강평 2
∙
평균 평점 5.0
2025. 10. 30.
5
100% 수강 후 작성
- 설계독학맛비
  지식공유자
  2025. 10. 30.
  이상혁님, 완강 정말 축하드립니다! Season 2는 구조적으로 난이도가 꽤 높은 편인데, 끝까지 따라와 주셔서 대단히 감사합니다. AXI4 프로토콜을 직접 설계해보신 경험은 앞으로 어떤 프로젝트를 하시더라도 강력한 기반이 될 거예요. 다음 단계에서도 함께 성장할 수 있길 바랍니다.

설계독학맛비님의 다른 강의

지식공유자님의 다른 강의를 만나보세요!

설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)

설계독학맛비

현업자와 함께 Verilog HDL을 이용하여 비메모리 반도체 설계의 기본 지식과 경험을 쌓아봅시다.

초급

Verilog HDL, FPGA, 임베디드

설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)

설계독학맛비

설계독학맛비's 실전 FPGA를 이용한 HW 가속기 설계 (LED 제어부터 Fully Connected Layer 가속기 설계까지)

설계독학맛비

설계독학맛비와 함께! FPGA의 기본 지식과 HW 가속기 설계 경험을 쌓아봅시다.

중급이상

FPGA, 임베디드

설계독학맛비's 실전 FPGA를 이용한 HW 가속기 설계 (LED 제어부터 Fully Connected Layer 가속기 설계까지)

설계독학맛비

설계독학's Verilog 마스터 Season 1 (실전 코딩 테스트 문제로 완성하는 디지털 설계 엔지니어의 커리어 도약)

설계독학맛비

당신의 설계 실력을 점검받을 시간입니다. 반도체 회로설계에서 가장 중요한 언어.. 바로 Verilog 입니다. 국내외 회로설계 면접에서 실제 출제된 문제들, 직접 풀면서 Verilog 실력 자가 진단 해보세요. Verilog 코딩 테스트는 이제 선택이 아닌 필수입니다. 지방대 출신으로 시작하여 외국계 반도체 기업에 입사한 ETA 님의 실전 팁, 놓치지 마세요.

초급

Verilog HDL, system-verilog

설계독학's Verilog 마스터 Season 1 (실전 코딩 테스트 문제로 완성하는 디지털 설계 엔지니어의 커리어 도약)

설계독학맛비

설계독학맛비's 실전 AI HW 설계를 위한 바이블, CNN 연산 완전정복 (Verilog HDL + FPGA 를 이용한 가속기 실습)

설계독학맛비

맛비와 함께 AI 하드웨어의 기본을 공부합니다. 비메모리 설계 전문가로서 좋은 AI HW를 설계하기 위한 필수 지식을 담았습니다.

중급이상

Verilog HDL, FPGA, CNN

설계독학맛비's 실전 AI HW 설계를 위한 바이블, CNN 연산 완전정복 (Verilog HDL + FPGA 를 이용한 가속기 실습)

설계독학맛비

비슷한 강의

같은 분야의 다른 강의를 만나보세요!

회로설계 입문자를 위한 디지털, 아날로그 설계와 실무 Project

회로설계 멘토 삼코치

삼성전자 현직자가 알려주는 디지털/아날로그 회로설계 기초와 실무! 회로설계 용어집, 세부 직무 선택 방법, 직무 면접 대비법까지 모두 받아가세요!

초급

Verilog HDL, FPGA, amp

회로설계 입문자를 위한 디지털, 아날로그 설계와 실무 Project

회로설계 멘토 삼코치

디지털 회로설계 실무 : Computer Architecture 와 SoC 프로토콜 Digital IP 설계하기

회로설계 멘토 삼코치

디지털 회로설계 직무 합격자 90%가 했던 경험! [삼성전자 현직자가 실무에서 가장 자주 쓰는 컴퓨터 구조(CPU / SRAM / CACHE / DRAM / NAND) + SoC 프로토콜 설계(FIFO / AMBA / Serial통신) 프로젝트]로 반도체 제품의 이해 + 실무 경험과 스펙 + 취업 활용법까지 얻어가세요!

초급

Verilog HDL, 컴퓨터 구조, FPGA

디지털 회로설계 실무 : Computer Architecture 와 SoC 프로토콜 Digital IP 설계하기

회로설계 멘토 삼코치

시스템 소프트웨어 개발을 위한 Arm 아키텍처의 구조와 원리 - 2부 저자 직강 (2024년 버전)

김동현 (Austin Kim)

시스템 소프트웨어의 기본 중의 기본, 최신 Arm 아키텍처(Armv8-A, Armv7-A)의 핵심을 "시스템 소프트웨어 개발을 위한 Arm 아키텍처의 구조와 원리"의 저자가 제대로 잡아드립니다!

초급

하드웨어 해킹, 임베디드, ARM Architecture

시스템 소프트웨어 개발을 위한 Arm 아키텍처의 구조와 원리 - 2부 저자 직강 (2024년 버전)

김동현 (Austin Kim)

High-Speed 임베디드 Board 설계 프로젝트 (feat. 스마트폰)

회로설계 멘토 삼코치

삼성·LG·현대차·한화시스템·로봇/산업장비 현업에서 요구하는 AP 기반 High-speed 메인보드 설계 실무 강의입니다. RK3399 SOM을 기준으로 PMIC 전원 시퀀싱 + LPDDR4 제약(길이/임피던스/리턴패스) + USB3/HDMI/MIPI/PCIe등 설계를 한 번에 묶어, 설계 근거 문서·Schematic작성·Layout작성·Bring-up 점검 순서까지 산출물로 완성합니다.

중급이상

임베디드, hardware, artwork

High-Speed 임베디드 Board 설계 프로젝트 (feat. 스마트폰)

회로설계 멘토 삼코치

신입 개발자를 위한 Armv8-A Architecture Overview (저자 직강)

김동현 (Austin Kim)

시스템 소프트웨어의 기본 중의 기본, 최신 Arm 아키텍처(Armv8-A)의 핵심을 "시스템 소프트웨어 개발을 위한 Arm 아키텍처의 구조와 원리"의 저자가 제대로 잡아드립니다!

입문

ARM Architecture, 임베디드, armv8

신입 개발자를 위한 Armv8-A Architecture Overview (저자 직강)

김동현 (Austin Kim)

Verilog FPGA Program 6 - DDR Arbiter (HIL-A35T)

alex

본 강의는 DDR Memory Arbiter를 구현합니다.

초급

Verilog HDL, FPGA

Verilog FPGA Program 6 - DDR Arbiter (HIL-A35T)

alex

기초 중 기초 전원회로 이해와 활용

rfking200182

전원회로 설계 또는 회로 분석에 있어 필수적인 전원 부분 해석과 설계에 집중하는 강의입니다. 소자들과 설계 방법을 이론적인 접근과 실무적인 관점을 습득하여 하드웨어 엔지니어 업무의 기초를 다집니다.

초급

온라인 교육, 임베디드, 자기계발

기초 중 기초 전원회로 이해와 활용

rfking200182

Verilog FPGA Program 6 - DDR Arbiter (Arty A7-35T)

alex

본 강의는 DDR Memory Arbiter를 구현합니다.

초급

FPGA, Verilog HDL

Verilog FPGA Program 6 - DDR Arbiter (Arty A7-35T)

alex

EMI/EMC 저감을 위한 회로설계 기술

rfking200182

현재 개발하고 있는 제품들이 고속 인터페이스, 소형화, 경량화 추세에 따라 EMI 현상은 증가되고 있습니다. 여러 노이즈, EMI 현상들의 발생 개념, 현상을 이해하고 저감하기 위한 방법을 이해하고자 합니다.

초급

업무 생산성, 임베디드, 문제해결능력

EMI/EMC 저감을 위한 회로설계 기술

rfking200182

입문자를 위한 하드웨어 개발 과정 이해

rfking200182

취업준비생, 입문자/신입/초급을 위한 입문 강의! 연구소 개발 경험이 없는 분들도 쉽게 따라하실 수 있도록 회로가 개발되는 과정에 초점이 맞춰져 있습니다. 블록도 그릴 때 어디에 중점을 두고 그려야 하는지 이유와 방법 등 기초적인 과정입니다.

입문

온라인 교육, 임베디드, 자기계발

입문자를 위한 하드웨어 개발 과정 이해

rfking200182

FPGA에 UART 구현하기

EasyFPGA

UART는 가장 기본적이며 널리 활용되는 시리얼 통신 방식으로, FPGA 설계를 처음 접하는 입문자에게 매우 적합한 학습 주제입니다. 본 강의에서는 UART의 통신 원리와 프레임 구조를 상세히 이해하고, 이를 기반으로 RTL(Register Transfer Level) 설계를 통해 송수신 로직을 직접 구현해보는 과정을 진행합니다. FPGA 상에서 UART를 구현함으로써 디지털 회로 설계 능력을 체계적으로 키우고, 시뮬레이션 및 검증을 통해 실제 하드웨어 수준에서 동작을 확인하는 경험을 쌓을 수 있습니다. 또한 Soft Processor인 MicroBlaze와 Xilinx UART IP를 활용한 방식도 함께 학습하여, 프로세서 기반의 시스템 설계 흐름 및 인터페이스 구성을 폭넓게 이해하게 됩니다. 이를 통해 논리 설계와 프로세서 설계를 아우르는 포괄적인 개발 역량을 갖출 수 있습니다.

초급

FPGA, system-verilog, uart

FPGA에 UART 구현하기

EasyFPGA

[AUTOSAR] 신입사원에게 들려주는 AUTOSAR기초 개념 완성

존버매니아

AUTOSAR 기반 차량SW 개발을 위해 알아야 할 핵심 기초 지식을 "입문자도 이해할 수 있게" 왕초보 개념부터 아주 자세한 내용까지 설명합니다

입문

autosar, 임베디드, microcontroller

[AUTOSAR] 신입사원에게 들려주는 AUTOSAR기초 개념 완성

존버매니아

왕 초보를 위한 내 생애 첫 로봇 만들기 OTTO DIY로 시작하는 로봇 입문

해피로퍼

본 강의는 단순한 키트 조립을 넘어, 오픈소스 프로젝트인 오토봇(Otto DIY)을 처음부터 끝까지 직접 제작해보는 과정입니다. 부품 선정의 비밀부터 하드웨어 작동 원리, 아두이노 코딩(함수, 변수, 반복문), 그리고 초보자가 가장 힘들어하는 전압 강하 해결 노하우까지 모두 담았습니다. 이론에 그치지 않고 스마트폰으로 조종하는 나만의 로봇을 완성하며 '진짜 로봇 메이커'의 역량을 길러보세요!

입문

C++, Arduino, 임베디드

왕 초보를 위한 내 생애 첫 로봇 만들기 OTTO DIY로 시작하는 로봇 입문

해피로퍼

연관 로드맵

강의가 포함된 로드맵으로 학습해 보세요!

설계독학맛비의 Verilog HDL, FPGA, AI HW, BUS - 비메모리 설계엔지니어를 위한 로드맵

설계독학맛비

설계독학맛비's 실전 Verilog HDL Season 2 (AMBA AXI4 완전정복)

먼저 경험한 수강생들의 후기

4.9

수강 후 이런걸 얻을 수 있어요

비메모리 설계의 프로라면 반드시 알아야 할 AMBA

초보자 강의가 아닙니다!

비메모리 설계 전문가를 꿈꾼다면? 설계독학맛비 로드맵

수강한다면, 비메모리 설계의 제대로 된 실력을 갖추게 됩니다.

설계독학의 강의가 차별화된 이유 📌

공부할 모든 내용을 충분히 실습할 수 있도록.

현직자가 직접 설계한 고퀄리티 Verilog HDL 실습 코드

현업에서만 사용할 수 있는 AXI VIP 환경

한국에서 비메모리 설계 엔지니어가 된다면 💪

현업에서 만나요 🖐

연관 강의가 궁금하다면?

🎁 설계독학 커뮤니티 회원분께 할인 쿠폰을 드립니다! 🥰

설계독학 커뮤니티에 가입하고, 할인쿠폰을 받아보아요! 가입링크 (클릭)

이런 분들께 추천드려요

안녕하세요 설계독학맛비입니다.

안녕하세요. 설계독학의 맛비입니다.

커리큘럼

수강평

설계독학맛비님의 다른 강의

비슷한 강의

연관 로드맵

비메모리 설계의 프로라면
반드시 알아야 할 AMBA

수강한다면, 비메모리 설계의
제대로 된 실력을 갖추게 됩니다.

공부할 모든 내용을
충분히 실습할 수 있도록.

이런 분들께
추천드려요

안녕하세요
설계독학맛비입니다.