월 49,500원
5개월 할부 시다른 수강생들이 자주 물어보는 질문이 궁금하신가요?
- 미해결설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
hello world 강의도중 vi 실행시키니 이상한 창이 뜹니다!
늦은 시간 문의 드려죄송합니다! hello world 강의도중 vi 실행시키니 이상한 창이 뜹니다! 또한 ./build 를 실행시키니 오류가 뜹니다! ㅠㅠ-vi hello_world.v를 쳤을때-esc 키를 두번누르니 (정상적 화면 출력)-wq 치고 나와서 ./build 를 치니 command not found 라는 문구가 나옵니다command not found 가 왜뜨는걸까요? ㅠㅠ
- 해결됨설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
vivado 설치 완료 후 에러
- 강의 내용외의 개인 질문은 받지 않아요. (개인 과제, 영상과 다른 접근방법 후 디버깅 요청, 고민 상담 등..)- 저 포함, 다른 수강생 분들이 함께보는 공간입니다. 보기좋게 남겨주시면 좋은 QnA 문화가 될 것 같아요. (글쓰기는 현업에서 중요한 능력입니다!)- 학습 관련 질문을 남겨주세요. 상세히 작성하면 더 좋아요! - 먼저 유사한 질문이 있었는지 검색해보세요. - 서로 예의를 지키며 존중하는 문화를 만들어가요. - 잠깐! 인프런 서비스 운영 관련 문의는 1:1 문의하기를 이용해주세요. vivado 설치를 완료했는데 에러가 뜨네요..한번 더 설치하기 전에 혹시 잘못된 부분이 있나 여쭤봅니다.
- 미해결설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
설치 마지막 단계 문의 드립니다!
늦은 시간 문의드리게 되어 죄송합니다! 설치 마지막 단계에서 문제가 생겨 문의 드리려 합니다!처음에 source ./tools/Xilinx/Vivado/2020.2/settings64.shVivado & 하니 프로그램이 실행되었습니다 그래서 다음단계인 vi .bashrc 를 통해 추가하고 나와서 xvelog 이런 오류가뜹니다.-vi .bashrc 추가 코드-xvelog 친상황 -그후 다시 소스로 경로지정 해보니 오류가 뜹니다!디렉토리가 없다는것같은데, 처음엔되다가 vi .bashrc에 추가 후 안되는데 이유를 모르겠습니다! ㅠㅠ질문이 많은 점 정말 죄송합니다!
- 미해결설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
vivado 설치 path 변경
- 강의 내용외의 개인 질문은 받지 않아요. (개인 과제, 영상과 다른 접근방법 후 디버깅 요청, 고민 상담 등..)- 저 포함, 다른 수강생 분들이 함께보는 공간입니다. 보기좋게 남겨주시면 좋은 QnA 문화가 될 것 같아요. (글쓰기는 현업에서 중요한 능력입니다!)- 학습 관련 질문을 남겨주세요. 상세히 작성하면 더 좋아요! - 먼저 유사한 질문이 있었는지 검색해보세요. - 서로 예의를 지키며 존중하는 문화를 만들어가요. - 잠깐! 인프런 서비스 운영 관련 문의는 1:1 문의하기를 이용해주세요. configuration 파일까지 생성하고 path를 수정하려고 하는데 더 이상 문자를 입력할 수가 없습니다...어떻게 해야 강의처럼 추가로 입력을 할 수 있나요??
- 해결됨설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
비바도 설치 중 강의와다른부분 문의 드립니다!
비바도 설치중 강의와 다른부분이있어 질문드립니다!!!이메일친 후 비바도누르고 -> 강의에서는 여기서 3개 문항이뜨고 Webpack 설치한다고 하는데 저는 2문항빡에 안뜨고 Webpack 이 안보입니다! ㅠㅠ어떤걸다운받아야할까요....?하위 링크에서 버전 2022.2를 설치하였습니다.https://www.xilinx.com/support/download/index.html/content/xilinx/en/downloadNav/vivado-design-tools/archive.html실행파일 실행후 -> 비바도 이메일을 치고 -> 비바도를 누른 후의 상황입니다!. 늦은시간에 정말 문의 드려 정말 죄송합니다!..
- 해결됨설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
chmod+x (원하는 파일 선택) 로 실행파일 지정하고 그 후 파일 실행한 뒤 오류가 뜹니다!
chmod+x로 실행 파일 지정 후 지정한 파일이 초록색으로 나와서 프로그램실행하니 오류가 뜹니다.현재 실행코드입니다아무리 찾아봐도 모르겠습니다! ㅠㅠ 어떻게 해야 실행 할수있을까요??
- 미해결설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
build, clean파일
안녕하세요 맛비님! 강의 잘 듣고 공부하고 있습니다.예제 코드를 실행해보고 작성해보면서build, clean파일에 대해 의문점이 생겼는데요.질문을 나눠서 드릴게요현업에서 개발을 하실 때도 이렇게 build와 clean파일을 생성해두고 개발을 하시나요?xilinx로 개발을 하신다면xvlog, xelab, xsim에서 모듈파일과 테스트벤치 파일 명만을 바꿔서 build파일을 계속 만들어놓고 개발하시는거죠? (xilinx에서 개발할때 xvlog,xelab,xsim 말고 다르게 컴파일 하는 루트가 있는지에 대한 질문입니다) 항상 성의있는 답변 감사합니다. 즐거운 하루 되세요
- 미해결설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
Hello World 프린트 도중 에러 발생했습니다.
- 강의 내용외의 개인 질문은 받지 않아요. (개인 과제, 영상과 다른 접근방법 후 디버깅 요청, 고민 상담 등..)- 저 포함, 다른 수강생 분들이 함께보는 공간입니다. 보기좋게 남겨주시면 좋은 QnA 문화가 될 것 같아요. (글쓰기는 현업에서 중요한 능력입니다!)- 학습 관련 질문을 남겨주세요. 상세히 작성하면 더 좋아요! - 먼저 유사한 질문이 있었는지 검색해보세요. - 서로 예의를 지키며 존중하는 문화를 만들어가요. - 잠깐! 인프런 서비스 운영 관련 문의는 1:1 문의하기를 이용해주세요.vivado 는 잘 들어가지는데 무슨 오류인지 궁금하네요..
- 미해결설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
설치 마지막 단계가 안되네요,,,
- 강의 내용외의 개인 질문은 받지 않아요. (개인 과제, 영상과 다른 접근방법 후 디버깅 요청, 고민 상담 등..)- 저 포함, 다른 수강생 분들이 함께보는 공간입니다. 보기좋게 남겨주시면 좋은 QnA 문화가 될 것 같아요. (글쓰기는 현업에서 중요한 능력입니다!)- 학습 관련 질문을 남겨주세요. 상세히 작성하면 더 좋아요! - 먼저 유사한 질문이 있었는지 검색해보세요. - 서로 예의를 지키며 존중하는 문화를 만들어가요. - 잠깐! 인프런 서비스 운영 관련 문의는 1:1 문의하기를 이용해주세요. 하루종일 강의 듣지도 못하고 설치만 여러번 반복 하니까 너무 지치고 하기도 싫네요주소도 맞게 입력 했는데 왜 install이 안되는걸까요?이번에 안되면 포기하렵니다...
- 미해결설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
d_ff_test.v 질문있습니다!
- 강의 내용외의 개인 질문은 받지 않아요. (개인 과제, 영상과 다른 접근방법 후 디버깅 요청, 고민 상담 등..)- 저 포함, 다른 수강생 분들이 함께보는 공간입니다. 보기좋게 남겨주시면 좋은 QnA 문화가 될 것 같아요. (글쓰기는 현업에서 중요한 능력입니다!)- 학습 관련 질문을 남겨주세요. 상세히 작성하면 더 좋아요! - 먼저 유사한 질문이 있었는지 검색해보세요. - 서로 예의를 지키며 존중하는 문화를 만들어가요. - 잠깐! 인프런 서비스 운영 관련 문의는 1:1 문의하기를 이용해주세요.stimulus 블럭 코드들은 전부 이해가 가고, dut input output 포트까지도 이해했습니다.다만 r_ff_~~~ 들이 어떤 신호인지 영상을 계속 돌려보아도 모르겠습니다 ㅠㅠ 마지막에 출력에 assign되는걸 보면 확실히 출력은 맞는것같은데always문에서 바로 o_value~에 값을 넣어주지 않고 r_ff에 넣어준후 assign하는 이유는 무엇인가요?
- 미해결설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
fsm 실습편질문
- 강의 내용외의 개인 질문은 받지 않아요. (개인 과제, 영상과 다른 접근방법 후 디버깅 요청, 고민 상담 등..)- 저 포함, 다른 수강생 분들이 함께보는 공간입니다. 보기좋게 남겨주시면 좋은 QnA 문화가 될 것 같아요. (글쓰기는 현업에서 중요한 능력입니다!)- 학습 관련 질문을 남겨주세요. 상세히 작성하면 더 좋아요! - 먼저 유사한 질문이 있었는지 검색해보세요. - 서로 예의를 지키며 존중하는 문화를 만들어가요. - 잠깐! 인프런 서비스 운영 관련 문의는 1:1 문의하기를 이용해주세요.안녕하세요 맛비님fsm 실습편 학습 후 혼자 코드 작성했는데 fsm 머신 만들 때, c_state,n_state를 사용하지 않고 오직 c_state로만으로도 코드 작성이 가능하던데 굳이 n_state를 이용하는 이유가 있을까요?추가로 fsm 코딩 스타일은 c_state와 n_state를 굳이 나눠서 구현해야 하나요? 혹은 개인의 스타일에 따라서 다르게 구현해도 되는 것인가요?항상 감사합니다.
- 미해결설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
맛비님 Sec2. CH5 질문있습니다!
- 강의 내용외의 개인 질문은 받지 않아요. (개인 과제, 영상과 다른 접근방법 후 디버깅 요청, 고민 상담 등..)- 저 포함, 다른 수강생 분들이 함께보는 공간입니다. 보기좋게 남겨주시면 좋은 QnA 문화가 될 것 같아요. (글쓰기는 현업에서 중요한 능력입니다!)- 학습 관련 질문을 남겨주세요. 상세히 작성하면 더 좋아요! - 먼저 유사한 질문이 있었는지 검색해보세요. - 서로 예의를 지키며 존중하는 문화를 만들어가요. - 잠깐! 인프런 서비스 운영 관련 문의는 1:1 문의하기를 이용해주세요. 앗 우선 강의에서 문법은 다루지 않는다고 했는데 혹시 문법 관련 질문도 금지라면 빠르게 글 삭제하겠습니다!추천해주신 교재를 구매했지만 아직 도착하지 않아서, 이렇게 문의글을 남깁니다ㅠㅠ위 사진에서 빨간 동그라미친 부분에 1'b0은 무슨 의미인가요?각 자리마다 format이 있는 것 같은데 자리별 역할?(의미)가 궁금합니다. ex) 1의자리: 비트크기'의자리: `timescale처럼 그냥 지켜야할 형식?b: 비트?0:0 or 1 (true or false) 처럼 자리마다 형식이 있는건가요? 아니면 제가 생각하지 못한 다른 문법인지 궁금합니다 ㅠㅠ
- 미해결설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
fsm 실습편 관련 질문입니다.
- 강의 내용외의 개인 질문은 받지 않아요. (개인 과제, 영상과 다른 접근방법 후 디버깅 요청, 고민 상담 등..)- 저 포함, 다른 수강생 분들이 함께보는 공간입니다. 보기좋게 남겨주시면 좋은 QnA 문화가 될 것 같아요. (글쓰기는 현업에서 중요한 능력입니다!)- 학습 관련 질문을 남겨주세요. 상세히 작성하면 더 좋아요! - 먼저 유사한 질문이 있었는지 검색해보세요. - 서로 예의를 지키며 존중하는 문화를 만들어가요. - 잠깐! 인프런 서비스 운영 관련 문의는 1:1 문의하기를 이용해주세요.여기서 registering할 때 굳이 always@(posedge clk, negedge rst_n)을 이용하는 이유가 무엇인가요?always@(*)if (i_run).....이런 식으로 짜도 동작할 것이라 생각되서 질문드립니다!감사합니다.
- 미해결설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
설치 관련 질문
- 강의 내용외의 개인 질문은 받지 않아요. (개인 과제, 영상과 다른 접근방법 후 디버깅 요청, 고민 상담 등..)- 저 포함, 다른 수강생 분들이 함께보는 공간입니다. 보기좋게 남겨주시면 좋은 QnA 문화가 될 것 같아요. (글쓰기는 현업에서 중요한 능력입니다!)- 학습 관련 질문을 남겨주세요. 상세히 작성하면 더 좋아요! - 먼저 유사한 질문이 있었는지 검색해보세요. - 서로 예의를 지키며 존중하는 문화를 만들어가요. - 잠깐! 인프런 서비스 운영 관련 문의는 1:1 문의하기를 이용해주세요. 맛비님 안녕하세요 이제 막 수업을 듣기 시작한 학생입니다. 설치 과정중 GUI가 떠서 GUI로 설치를 진행하였는데 생각보다 오래걸려서 노트북을 켜놓고 잤습니다. 자는 도중 노트북 화면보호기 상태가 되면서 설치가 렉(?)이 걸려서 끝까지 설치를 완료 못한상태로 캔슬을 눌렀습니다. 용량은 용량대로 현재 차지하고 있고 실제로 몇개는 설치되고 몇개는 설치가 안된 상태가 되었습니다(첨부파일 참고).그래서 GUI 방식 말고 가이드라인 방식으로 진행하려고 포맷 후 진행 하였는데 vi로 config텍스트를 열어도 맛비님 화면처럼 나오진 않더라구요.. 다운로드 path를 못바꿨는데 혹시 어떻게 해야하나요?
- 미해결설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
fsm_counter
맛비님 강의 잘 듣고 있습니다. fsm으로 counter모듈을 제어하는 실습을 따라해보면서 시뮬레이션을 확인했는데,코드를 그대로 시뮬레이션을 돌렸는데<그림 1. 문제상황 (확대)>다음과 같은 상황이 발생합니다.<그림2. 문제상황 (축소)>그림2는 위 그림1을 축소한 모습입니다. 보시는 바와 같이 i_run값도 정상동작하고 reset_n값이 변경되는 것도 정상인데 왜 cnt_always값에 파형이 찍히지 않는 것일까요? 그래서 이를 어쩌면 좋지... 하다가 testbench 코드를 복붙해서 0~99 이후 한번더 0~99가 잘 되는지 test해보았습니다.그랬더니 놀랍게도 파형이 보이더라구요.. 이로써 코드문제가 아님을 확인했습니다. (당연히 아닐거라고 생각했지만...)<그림3. 두번째 상황 정상파형 확인 (축소)>이런식으로 두번째 reset_n값과 i_run 값을 준 상태에서는 0부터 1 2 3 4 ... 99 까지 작동하는 것을 확인할 수 있었습니다.<그림4. 두번째 상황 정상파형 확인 (확대)> Q. 왜 위와 같은 상황이 발생하는 것일까요?.. 왜 77부터 시작하는것일까요? , code문제가 아님에도 이렇게 동작하는 이유가 있는걸까요? 궁금한데 혹시 맛비님은 이유를 알고 계실까요..ㅠㅠ
- 미해결설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
BRAM read에 관하여
안녕하세요 맛비님BRAM의 데이터를 Read할 때 Testbench에서 address를 1씩 증가시켜서 읽어보면 address와 read data가 동클락에 나오는 걸 방지하기 위해 r_valid로 1 cycle delay 시켜주는 것으로 이해했습니다. 하지만 주소를 생성하는 모듈 ((ex) address를 0부터 15까지 1씩 증가하면서 BRAM에 address를 보내주는 모듈) 과 BRAM을 연결해 Testbench에서 address를 1씩 증가시키지 않고 알아서 address를 BRAM으로 보내주어 시뮬레이션을 돌려보니,r_valid가 존재하지 않아도 read할 때 자동으로 1 cycle delay 미뤄줍니다. 이 이유를 혹시 아실까요?
- 미해결설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
vivado project 관련
- 강의 내용외의 개인 질문은 받지 않아요. (개인 과제, 영상과 다른 접근방법 후 디버깅 요청, 고민 상담 등..)- 저 포함, 다른 수강생 분들이 함께보는 공간입니다. 보기좋게 남겨주시면 좋은 QnA 문화가 될 것 같아요. (글쓰기는 현업에서 중요한 능력입니다!)- 학습 관련 질문을 남겨주세요. 상세히 작성하면 더 좋아요! - 먼저 유사한 질문이 있었는지 검색해보세요. - 서로 예의를 지키며 존중하는 문화를 만들어가요. - 잠깐! 인프런 서비스 운영 관련 문의는 1:1 문의하기를 이용해주세요. 안녕하세요 맛비님.강의 듣던 중, build 하고 clean 파일로 리눅스에서 실행하지 않고, vivado상에서 create project를 사용해서 해보았는데 맛비님께서 따로 build, clean파일 만들어서 실행하는 이유가 있을까 궁금해서 여쭤봅니다.감사합니다.
- 미해결설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
한글 주석
- 강의 내용외의 개인 질문은 받지 않아요. (개인 과제, 영상과 다른 접근방법 후 디버깅 요청, 고민 상담 등..)- 저 포함, 다른 수강생 분들이 함께보는 공간입니다. 보기좋게 남겨주시면 좋은 QnA 문화가 될 것 같아요. (글쓰기는 현업에서 중요한 능력입니다!)- 학습 관련 질문을 남겨주세요. 상세히 작성하면 더 좋아요! - 먼저 유사한 질문이 있었는지 검색해보세요. - 서로 예의를 지키며 존중하는 문화를 만들어가요. - 잠깐! 인프런 서비스 운영 관련 문의는 1:1 문의하기를 이용해주세요. vi로 작성한 한글 주석을 vivado gui 실행해서 보면 다 깨져서 나오는데 혹시 방법이 없을까요..?
- 미해결설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
Network error: Connection refused
- 강의 내용외의 개인 질문은 받지 않아요. (개인 과제, 영상과 다른 접근방법 후 디버깅 요청, 고민 상담 등..)- 저 포함, 다른 수강생 분들이 함께보는 공간입니다. 보기좋게 남겨주시면 좋은 QnA 문화가 될 것 같아요. (글쓰기는 현업에서 중요한 능력입니다!)- 학습 관련 질문을 남겨주세요. 상세히 작성하면 더 좋아요! - 먼저 유사한 질문이 있었는지 검색해보세요. - 서로 예의를 지키며 존중하는 문화를 만들어가요. - 잠깐! 인프런 서비스 운영 관련 문의는 1:1 문의하기를 이용해주세요.mobaxterm 설치후 우분투 실행하는데 다음과 같이 뜨면서 실행되지 않습니다.
- 미해결설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
Clock 신호를 logic으로 건드렸을 때
Clock gating model 강의를 듣다가 중간에 Clock 신호를 Logic으로 건드렸을 때 다양한 문제가 발생하기 때문에 주의를 요한다고 하셨는데왜 문제가 발생하는지 궁금합니다.또 다양한 문제는 어떤 것들이 있는지도 궁금합니다.