제품부터 시작하는 인우의 반도체 CHIP 회로설계 이야기
반도체(CHIP) 회로설계 직무로 삼성전자/SK하이닉스/LX세미콘/현대모비스/팹리스 회사를 준비 중이라면, '이것' 모르시면 안 됩니다!
Verilog HDL
-
5.0 (리뷰 106)
-
회로설계 입문자를 위한 디지털, 아날로그 설계와 실무 Project
삼성전자 현직자가 알려주는 디지털/아날로그 회로설계 기초와 실무! 회로설계 용어집, 세부 직무 선택 방법, 직무 면접 대비법까지 모두 받아가세요!
4.9 (리뷰 42) -
디지털 회로설계 실무 : Computer Architecture 와 SoC 프로토콜 Digital IP 설계하기
디지털 회로설계 직무 합격자 90%가 했던 경험! [삼성전자 현직자가 실무에서 가장 자주 쓰는 컴퓨터 구조(CPU / SRAM / CACHE / DRAM / NAND) + SoC 프로토콜 설계(FIFO / AMBA / Serial통신) 프로젝트]로 반도체 제품의 이해 + 실무 경험과 스펙 + 취업 활용법까지 얻어가세요!
5.0 (리뷰 127)
지금 인기있는 강의
여기서 가장 인기있는 강의예요.
-
- 레벨
회로설계 멘토 삼코치
회로설계 입문자를 위한 디지털, 아날로그 설계와 실무 Project
- 가격
- 99,000원
- 별점
- 4.9
- 리뷰
- 42 )
( -
- 레벨
MetaEncore
Basic SystemVerilog Testbench ( 회로설계 검증 )
- 가격
- 440,000원
- 별점
- 5.0
- 리뷰
- 6 )
( -
- 레벨
MetaEncore
Basic UVM Testbench ( 회로 설계 검증 )
- 가격
- 440,000원
-
- 레벨
설계독학맛비
설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
- 가격
- 247,500원
- 별점
- 5.0
- 리뷰
- 165 )
( -
- 레벨
설계독학맛비
설계독학맛비's 실전 Verilog HDL Season 2 (AMBA AXI4 완전정복)
- 가격
- 385,000원
- 별점
- 4.9
- 리뷰
- 48 )
( -
- 레벨
설계독학맛비
설계독학's Verilog 마스터 Season 1 (실전 코딩 테스트 문제로 완성하는 디지털 설계 엔지니어의 커리어 도약)
- 가격
- 275,000원
- 별점
- 4.9
- 리뷰
- 8 )
( -
- 레벨
EasyFPGA
FPGA로 배우는 실전 이더넷 시스템 구현 – TEMAC IP 기반 Gigabit 통신 설계
- 가격
- 49,500원
- 별점
- 2.7
- 리뷰
- 3 )
( -
- 레벨
회로설계 멘토 삼코치
디지털 회로설계 실무 : Computer Architecture 와 SoC 프로토콜 Digital IP 설계하기
- 가격
- 269,500원
- 별점
- 5.0
- 리뷰
- 127 )
(
기본부터 실무까지 제시해주는 로드맵
아무것도 몰라도 따라오다 보면 전문가가 될 수 있어요!
Verilog HDL
카테고리
전체
개발 · 프로그래밍
하드웨어
커리어 · 자기계발
정렬
인기순
평점순
최신순
난이도
전체
입문
초급
중급이상
Verilog HDL
-
- 레벨
회로설계 멘토 삼코치
디지털 회로설계 실무 : Computer Architecture 와 SoC 프로토콜 Digital IP 설계하기
- 가격
- 269,500원
- 별점
- 5.0
- 리뷰
- 127 )
( -
- 레벨
MetaEncore
Basic UVM Testbench ( 회로 설계 검증 )
- 가격
- 440,000원
-
- 레벨
회로설계 멘토 삼코치
회로설계 입문자를 위한 디지털, 아날로그 설계와 실무 Project
- 가격
- 99,000원
- 별점
- 4.9
- 리뷰
- 42 )
( -
- 레벨
설계독학맛비
설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
- 가격
- 247,500원
- 별점
- 5.0
- 리뷰
- 165 )
( -
- 레벨
설계독학맛비
설계독학맛비's 실전 Verilog HDL Season 2 (AMBA AXI4 완전정복)
- 가격
- 385,000원
- 별점
- 4.9
- 리뷰
- 48 )
( -
- 레벨
설계독학맛비
설계독학's Verilog 마스터 Season 1 (실전 코딩 테스트 문제로 완성하는 디지털 설계 엔지니어의 커리어 도약)
- 가격
- 275,000원
- 별점
- 4.9
- 리뷰
- 8 )
( -
- 레벨
MetaEncore
Basic SystemVerilog Testbench ( 회로설계 검증 )
- 가격
- 440,000원
- 별점
- 5.0
- 리뷰
- 6 )
( -
- 레벨
EasyFPGA
FPGA로 배우는 실전 이더넷 시스템 구현 – TEMAC IP 기반 Gigabit 통신 설계
- 가격
- 49,500원
- 별점
- 2.7
- 리뷰
- 3 )
( -
- 레벨
회로설계 멘토 삼코치
제품부터 시작하는 인우의 반도체 CHIP 회로설계 이야기
- 가격
- 무료 강의
- 별점
- 5.0
- 리뷰
- 106 )
( -
- 레벨
설계독학맛비
설계독학맛비's 실전 AI HW 설계를 위한 바이블, CNN 연산 완전정복 (Verilog HDL + FPGA 를 이용한 가속기 실습)
- 가격
- 330,000원
- 별점
- 5.0
- 리뷰
- 39 )
( -
- 레벨
alex
Verilog FPGA Program 4 (MCU Porting, HIL-A35T)
- 가격
- 132,000원
-
- 레벨
회로설계 멘토 삼코치
회로설계 3일 챌린지 : [내 경험-기업] 매칭 전략 설계하기
- 가격
- 9,900원
- 별점
- 5.0
- 리뷰
- 7 )
( -
- 레벨
alex
Verilog FPGA Program 2 (MicroBlaze, HIL-A35T)
- 가격
- 110,000원
-
- 레벨
alex
Verilog FPGA Program 1 (Arty A7-35T)
- 가격
- 110,000원
- 별점
- 5.0
- 리뷰
- 16 )
( -
- 레벨
alex
Verilog FPGA Program 1 (HIL-A35T)
- 가격
- 110,000원
-
- 레벨
MetaEncore
[2주 합성 실습 챌린지 2기] 실무환경(Synopsys Design Compiler) RTL 합성 체험하기
- 가격
- 110,000원
-
- 레벨
MetaEncore
[2주 합성 실습 챌린지 1기] 실무환경(Synopsys Design Compiler) RTL 합성 체험하기
- 가격
- 110,000원
-
- 레벨
alex
Verilog FPGA Program 3 (DDR Controller, HIL-A35T)
- 가격
- 110,000원
- 별점
- 4.0
- 리뷰
- 3 )
( -
- 레벨
alex
Verilog ZYNQ Program 1 (Zynq mini 7020)
- 가격
- 88,000원
- 별점
- 5.0
- 리뷰
- 4 )
( -
- 레벨
alex
Verilog FPGA Program 1 (Zynq mini 7020)
- 가격
- 110,000원
- 별점
- 5.0
- 리뷰
- 4 )
( -
- 레벨
alex
Verilog FPGA Program 2 (MicroBlaze, Arty A7-35T)
- 가격
- 82,500원
- 별점
- 5.0
- 리뷰
- 5 )
( -
- 레벨
EasyFPGA
FPGA의 기초
- 가격
- 무료 강의
- 별점
- 4.6
- 리뷰
- 26 )
( -
- 레벨
alex
Verilog FPGA Program 6 - DDR Arbiter (Arty A7-35T)
- 가격
- 110,000원
-
- 레벨
alex
Verilog FPGA Program 6 - DDR Arbiter (HIL-A35T)
- 가격
- 110,000원
![회로설계 3일 챌린지 : [내 경험-기업] 매칭 전략 설계하기](https://cdn.inflearn.com/public/files/courses/338448/cover/01k23djt8eemw8kd8m7z7hzbj3?w=420)
![[2주 합성 실습 챌린지 2기] 실무환경(Synopsys Design Compiler) RTL 합성 체험하기](https://cdn.inflearn.com/public/files/courses/340125/cover/01kd2fq5b8cxnazn8rt1rgj2k5?w=420)
![[2주 합성 실습 챌린지 1기] 실무환경(Synopsys Design Compiler) RTL 합성 체험하기](https://cdn.inflearn.com/public/files/courses/339654/cover/01kd4msfagd2e2k3jff2ywc124?w=420)
카테고리
전체
개발 · 프로그래밍
하드웨어
커리어 · 자기계발
정렬
인기순
평점순
최신순
난이도
전체
입문
초급
중급이상
