-
질문 & 답변
카테고리
-
세부 분야
반도체
-
해결 여부
미해결
[AI HW 9장] vector / array 관련 질문
22.06.16 16:15 작성 조회수 299
2
강의 중에 array를 사용하였더니, xilinx simulation tool에서 error가 발생했다고 하셨는데,
그 말은 array 로 구현했다면, 합성과 FPGA에 올리는게 불가하다는 말씀이실까요? 아니면 단지 xsim만 에러가 나는거일지 궁금합니다!
실제 synthesis & implementation에는 array를 쓰면 안되나요?
감사합니다.
설계독학맛비's 실전 AI HW 설계를 위한 바이블, CNN 연산 완전정복 (Verilog HDL + FPGA 를 이용한 가속기 실습)
[AI HW 9장] AI HW 를 설계시 알아두면 좋은 문법 (feat 책 추천)
강의실 바로가기
답변을 작성해보세요.
1
설계독학맛비
지식공유자2022.06.16
안녕하세요 :)
우와.. 엄청빠르네요. ㅎㅎ
FPGA 에 올릴 수 있는 것으로 알고있습니다.
다만, 2-D Array 와 같은 Type 을 I/O Port 로 선언시 Verilog 는 불가하고, SystemVerilog 는 가능하다고 하네요. Vivado 는 SystemVerilog 를 지원하니까, 다음 링크를 참고하시어 코드 설정을 변경하면 사용가능하리라 판단됩니다. (해보지는 못했어요 ㅠ)
https://support.xilinx.com/s/article/52934?language=en_US
참고로 Vivado 외에, ASIC을 위한 Synopsys tool 에서는 .v 로도 저런 위의 설정 없이 사용가능했었습니다.
정리하면
그 말은 array 로 구현했다면, 합성과 FPGA에 올리는게 불가하다는 말씀이실까요? 아니면 단지 xsim만 에러가 나는거일지 궁금합니다!
Xsim 에서 simulation 에 문제가 있습니다. 그외 합성은 가능하다 말씀드리고 싶어요.
실제 synthesis & implementation에는 array를 쓰면 안되나요?
사용하셔도 됩니다. 다만, Tool 마다 몇차원? 의 지원은 다르니 꼭 사용 Tool 의 Spec 은 확인해보셔야해요.
즐공하세요 :)
답변 1