-
질문 & 답변
카테고리
-
세부 분야
반도체
-
해결 여부
미해결
코드 질문입니다 [AI HW Lab2]
23.01.31 16:28 작성 조회수 306
1
안녕하세요 맛비님.
별 다른 질문은 아니고, 예전부터 궁금했던 것인데
위 사진에서 40번째줄에 r_valid <= {LATENCY{1'b0}};
부분을 왜 저렇게 표현했는지 궁금합니다.
r_valid <= 0; 이렇게 해도 LATENCY가 달라짐에 따라 0의 값이 고정이지 않나요??
위에서 localparam LATENCY = 2 라고 해서 40번째 줄은 r_valid <= {2{1'b0}}; 와 같습니다.
( 2{1'b0} = 2*1'b0 = 2'b0 인건가요? )
설계독학맛비's 실전 AI HW 설계를 위한 바이블, CNN 연산 완전정복 (Verilog HDL + FPGA 를 이용한 가속기 실습)
[AI HW Lab2] CNN Verilog HDL Practice 2 (Simulation) - 설계환경리뷰
강의실 바로가기
답변을 작성해보세요.
1
설계독학맛비
지식공유자2023.01.31
r_valid <= 0; 이렇게 해도 LATENCY가 달라짐에 따라 0의 값이 고정이지 않나요??
네 function 으로는 문제 없어요. 명확하게 해주고 싶어서 사용했습니다.
0 을 그대로 사용하면 32b 입니다 (기본 default)
( 2{1'b0} = 2*1'b0 = 2'b0 인건가요? )
2'b0 맞습니다.
즐공하세요 :)
답변 1