DPRAM 구현하고 핀 할당 방법 문의

안녕하세요 :)

우선 Chip to Chip 의 통신은 고려해야할 것이 많다 라고 답을 드리고 시작하겠습니다.

질문주신 부분은 가능하고요. 저도 해본적은 없기에 정확한 답변은 아니다 말씀드리고 시작하겠습니다.

일반적인 GPIO (General Purpose IO) 를 사용한다면, Clock Freq 를 낮춰서 사용해야합니다. (얼만큼? 은 직접확인하셔야 해요.)

답변의 요지는, 우리가 현재 Zybo 에서 사용중인 DDR I/F 는 고속의 I/F Pin + PCB 에 회로로 최적화 되어 있다는 점입니다. Chip to Chip 은 단순한 접근으로 바로 사용가능한 것들이 아니에요.

결론은..

고속의 BRAM 연결이 필요하다면, PIN 맵과 PCB 를 고려하자.

저속 (이거는 직접 Test 해보기. 실제로 이렇게 쓰진 않습니다.) 이라면 BRAM 의 Port 를 FPGA 외부 Pin 에 맵핑해서 사용. 참고로 BRAM 의 Data bit width 전부를 외부로 뽑는다면... Pin map 이 부족할 수 있을 것 같은데..;;;

다시 말씀드리지만 이렇게 사용하는 것을 본적이 없습니다.

즐공하세요 :)