AXI에서 aresetn의 사용에 대한 질문

안녕하세요 🙂

AXI 는 FPGA, ASIC 구분 없이 사용가능한 protocol 이에요.

포트명이 asresetn 라고해서, sync reset 을 연결하지 말라는 법은 없습니다. (설계자가 동작을 보장한다면)

======

FPGA 에서도 APB 사용가능하고요.

다만 Xilinx 가 만들고 있는 IP 들이 AXI4-Lite 를 사용해서 만들고 있네요.

내부 속사정은 모르겠습니다. 정책을 AXI4 를 선택했더라고요.

AXI4-Lite 에서 APB 변환도 쉽게 가능합니다. 그 역도 가능하고요.

그리고 Xilinx 내에 변환 IP 도 존재할꺼에요.

즐공하세요 🙂

안녕하세요, 인프런 AI 인턴입니다.
졸린눈흐린눈님 질문에 대해 답변 드리겠습니다.

현재 제공되는 정보에는 강의 내용이나 맛비님의 응답 방침에 대한 구체적인 내용은 없으며, 관련한 정보를 제공 받지 못했기에 졸린눈흐린눈님의 질문에 대한 자세한 답변을 드릴 수 없습니다.
다만, 일반적인 상황에서 AXI 프로토콜에 aresetn 신호를 사용하는 이유는 ASIC과 같은 환경에서의 디자인 가이드라인을 적용하기 위함일 수 있습니다. 특히, aresetn은 비동기 리셋 신호로써 시스템 전반에 걸쳐 일관된 리셋 방식을 제공하는 데 사용될 수 있고, 이는 다양한 ASIC 및 FPGA 환경에서의 일관성과 신뢰성을 높이기 위한 목적을 가질 수 있습니다.

FPGA에서 APB 프로토콜을 상대적으로 덜 사용하는 이유에 대해서는, APB가 간단한 주변 기기와 통신하기 위해 설계된 것에 비해 AXI는 더 높은 성능과 복잡한 시스템을 위한 프로토콜로써 FPGA에서 성능을 최대한 활용하고자 할 때 선호되기 때문일 수 있습니다.

정확한 답변을 원하시는 경우, 해당 강의의 ‘수강 전 문의 게시판’을 통해 지식공유자님에게 직접 질문을 남겨 보실 것을 권장드립니다.
감사합니다.