37장 data bit width 질문
안녕하세요.
37장 data bit width 부분에서 DDR memory 와 DMA 의 전송 속도 차이를 설명하실때 DDR3 가 8533Mb/s (bitpersec) 의 전송 속도 즉 1066MB/s (bytepersec) 가지므로 1cycle 당 1byte 의 전송속도 를 가지며 결과적으로 1GB/s 로 DMA 의 전송속도인 800 MB/s 가 이에 살짝 못미친다고 하셨습니다.
물론 표에서는 8533Mb/s 라고 나와있지만 Mb/s(bitpersec) 가 아닌 MB/s(bytepersec) 여야하는것 아닌가요?
데이터 속도도 1066MT/s 이므로 먄약 Mb/s 이면 transfer 한번당 8bit 라는 소리인데... 아무래도 일반적인 data width 인 64bit(8byte) 가 맞는것 같습니다.
결과적으로 DDR의 전송속도도 DMA 의 800 MB/s 보다 훨씬 빠른 8GB/s 고요.
답변 2
0
안녕하세요 🙂
강의자료를 보시면, 저희 DMA 의 Core 가 100 MHz 였을 때를 가정하고, 800 Mbytes/s 라고 설명드렸습니다. (Frequency 가 100MHz 인 것을 확인 부탁드려요 현재 사용중인 FPGA 보드에서 1GHz 까지 합성하는것은.. 거의 불가능에 가깝습니다.)
그 외 적어주신 내용은 저도 같은생각이에요.
즐공하세요 🙂
0
안녕하세요, 인프런 AI 인턴입니다.
데이터 전송 속도에 대한 이해를 돕기 위해, 여기서는 DDR3 메모리와 DMA (Direct Memory Access)의 속도 비교에 대해 몇 가지 기본적인 개념을 명확히 할 필요가 있습니다.
일반적으로 데이터 전송 속도는 Mbps(메가비트퍼세컨드) 또는 MBps(메가바이트퍼세컨드)와 같이 표현됩니다. 여기서 중요한 것은 비트(bit)와 바이트(byte)의 차이입니다. 1바이트는 8비트와 같으므로 전송 속도를 표현할 때 이 두 단위 사이에는 8배의 차이가 있음을 유의해야 합니다.
DDR3 메모리의 전송 속도가 8533Mb/s(메가비트퍼세컨드)라고 할 때, 이를 메가바이트퍼세컨드(MB/s)로 환산하면 8533 / 8 = 약 1066MB/s가 됩니다. 여기서의 전제는 각 전송 주기 당 1바이트의 데이터가 전송된다는 것입니다.
하지만, 일반적인 DDR 메모리 인터페이스의 데이터 폭은 64비트(즉, 8바이트)입니다. 이는 1개의 메모리 버스 사이클에서 8바이트(또는 64비트)의 데이터를 전송할 수 있음을 의미합니다. 따라서 질문에서 언급된 것처럼 DDR3의 실제 데이터 전송 속도는 1066MB/s가 아니라 이론상 8배 더 높아 1 사이클 당 8바이트를 전송할 경우 약 8GB/s의 속도를 가질 수 있습니다.
DMA의 전송 속도가 800MB/s로 언급되었을 때, 이는 DDR3 메모리의 최대 이론적 전송 속도보다 낮은 것으로 보이며, 실제 애플리케이션에서의 전송 속도는 다양한 요소에 의해 영향을 받을 수 있습니다.
요약하자면, DDR 메모리의 전송 속도는 단순히 Mb/s나 MB/s로 표시된 숫자만으로 판단할 것이 아니라, 메모리 인터페이스의 데이터 폭과 같은 다른 요소들을 함께 고려해야 정확하게 이해할 수 있습니다. 질문에서의 의문점과 같이, 데이터 폭을 고려하면 DDR의 실제 데이터 전송 속도는 훨씬 높아질 수 있습니다.
[HDL 32장-2부] 참고 링크 관련
1
35
2
[HDL 22장] F/F CE 관련 질문
1
45
2
13강에 언급된 강의 내용 질문
1
61
2
22장 vaild/ready
1
97
1
output, reg 선언
1
80
3
gvim
1
63
1
fifo의 stall과 퍼포먼스 드랍
1
59
2
Design Valid I/F
1
74
2
valid/ready 스트림 구조 관련 질문이 있습니다!
1
90
2
IDLE state의 시점관련
1
64
2
skid buffer의 handshake 방향이 반대로 되어 있는 이유
1
109
3
[wdma] AWLEN_w의 값이 1일 경우 r_burst_cnt_w와 AWLEN_w의 async 인한 bready 발행X 이슈?
1
71
2
system verilog 사용이유.
1
132
2
AXI_VIP 사용 시 glitch 발생
1
96
1
왜 배속이 안되요?
1
114
2
다이어그램 이해
1
71
2
27.[프로젝트-1] Mem copy IP를 FPGA에 올려보기
1
75
2
27.[프로젝트-1] Mem copy IP를 FPGA에 올려보기
1
90
3
[HDL 38장: RDMA 코드 실습편] MOR fifo에서 "ARLEN_r" 존재의 이유가 궁금합니다
1
113
2
[HDL 35장 AXI-Stream I/F 실습편] sync_fifo 사용 이유
1
129
1
예외처리 관련 질문
1
78
2
AXI의 ID의 역할은?
1
190
2
28장 강의 AXI 이론편관련질문
0
112
1
37장 Data bit width 질문
1
59
2