월 49,500원
5개월 할부 시다른 수강생들이 자주 물어보는 질문이 궁금하신가요?
- 미해결설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
gui가 안되서 커맨드 라인 따라서 비바도 설치를 하구 있는데
이렇게 커맨드 라인 따라가다가 자일링스 설치 화면 닫구 계정 토근 생성을 하려고 하는데 맛비님처럼 root 파일이 나오지 않고 앞에 아무것도 뜨지 않는데 새로 만들어서 root를 띄워야 하는건가요? 그렇다면 어떻게 저 root home 파일을 어떻게 띄울까요>/?
- 해결됨설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
Verilog HDL 디지털 설계와 합성의 길잡이 예제 질문...
- 학습 관련 질문을 남겨주세요. 상세히 작성하면 더 좋아요! - 먼저 유사한 질문이 있었는지 검색해보세요. - 서로 예의를 지키며 존중하는 문화를 만들어가요. - 잠깐! 인프런 서비스 운영 관련 문의는 1:1 문의하기를 이용해주세요. 안녕하세요 맛비님. 강사님께서 추천해주신 책으로 Verilog 를 공부하고 있습니다. 그런데... 이해가 안되는 것이 있는데, 여기에 질문을 올려도 되는지 모르겠네요. 먼저 양해를 구하고 질문을 드리는게 맞다 생각해 글 올립니다. 책 7장 마지막 부분에서 교통 제어기를 설계하는 예제가 있는데 이 설계 예제에 관련된 질문입니다. 만약 질문을 하셔도 된다하시면 여기에 더 추가로 작성하겠습니다. 감사합니다.
- 미해결설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
압축 푸는 과정에서
- 학습 관련 질문을 남겨주세요. 상세히 작성하면 더 좋아요! - 먼저 유사한 질문ㅇ안녕하세요 맛비님 압축 푸는 과정에서 파일이 압축이 안되는 것 같아서 문의 드립니다. 이게 제가 비바도 깐 파일인데 다른 파일 만들어서 새로 해야하는 걸까요>>?
- 미해결설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
설치 마지막 단계에서의 정지상태
설치 과정에서 정말 많이 버벅였지만 맛비님의 질문에 대한 친절한 답변과 구글,네이버에 올라온 저와 비슷한 경험을 미리 하신 분들의 해결책들을 참고하여 드디어 설치 완료하는 줄 알았지만..... 23:19에서 처럼 'Installation completed successfully'가 뜨지 않고 'It took 19 minutes to install files'에서 몇 시간째 멈춰있습니다...네이버도 찾아보고 구글도 찾아봤지만 이 상황을 해결할 만한 단서는 딱히 찾지 못했습니다. 일단 Xilinx 홈페이지에 질문 글을 올려놓긴 했지만, 혹시 맛비님이 해결책을 아실까하는 마음에서 글 올립니다ㅠㅠ
- 미해결설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
Hello world 강의에서 문제가 있습니다.
강의를 따라하면서 편집 할때도 동일한 에러가 나서 신택스 에러라길래 원래의 파일대로 빌드 해도 같은 에러가 반복됩니다...
- 미해결설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
gui 상태에서 설치 도중...
이런에러가 계속 뜨길래 우분투를 살펴 보다가 Failed랑 Unable에 대한 메세지 질문에 있길래 해결했는데도 gui 상태에서 첫번째 사진과 같은 현상이 일어 납니다. 우분투는 여기서 끝입니다 vivado버전은 2020.02버전을 사용하고 있어서 이버전을 다운받았는데 리눅스 환경은 해본적이 없습니다.. +++++++ 선생님 하다 커맨드라인으로 설치를 진행하다보니 항상 vivado설치할때 드라이브 공간이 부족하다고 하길래 C에는 60기가여서 부족한가 보다 싶어 z드라이브에 900기가 용량이 남아서 z드라이브로 커맨드로 설치를 진행 하였는데 마지막에 항상 드라이브 공간이 부족하다고 뜹니다. 처음부터 다시 시작 해봤는데 여기서부터 뭔가 문제가 있는건가요? recovery denied에 뭔가 문제가 있는거 같은데.... z드라이브 공간입니다...6시간째 셋팅은 처음이에요.....강의 시작할 수 있겠죠??..
- 미해결설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
FSM case문 default 와 latch 관련 질문있습니다.
always @(c_state or i_run or is_done) begin case(c_state) S_IDLE: if(i_run) n_state = S_RUN; S_RUN : if(is_done) n_state = S_DONE; S_DONE: n_state = S_IDLE; default : n_state = S_IDLE; endcase end always @(c_state) begin case(c_state) S_DONE: o_done = 1; default : o_done = 0; endcase end 위 코드 처럼 FSM 예제 코드 중에 // To prevent Latch. 부분을 지우고 case문에 default로 같은 값을 부여했는데 제 생각엔 예제 처럼 case문 위에 넣거나 case문 안에 default 로 넣거나 둘다 같은 동작이 돼서 예외적인 상황일 때를 기술했으니까 래치가 생성 되지 않을거라 생각했는데 툴을 돌려서 schematic을 확인해보니 래치가 생성되었습니다. 이게 어떠한 이유로 그런지 도저히 모르겠어서 질문 드립니다. 혹시 그냥 툴이 해석하는것에 차이가 있어서 발생 된 일인건지 아니면 위에 적는게 default로 적는것보다 래치를 예방하는 효과가 큰건지 궁금합니다. 툴은 vivado가 아니라 다른 툴을 사용했습니다
- 미해결설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
gcc 설치 과정 오류
안녕하세요 맛비님 영상과 가이드를 보면서 리눅스 환경을 설치중에 있습니다. 영상에서 13분 경 vivado bin 파일을 옮기고 나서 gcc 설치 커맨드를 입력했는데 첨부 사진과 같이 에러가 나오는 상황입니다. 이 경우에는 어떻게 해결을 하면 좋을 지 질문드립니다.
- 미해결설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
안녕하세요 22:52 이 부분 명령어 입력했는데 잘 되지 않습니다.
ㅇ이 부분 후에 나오는 글이 이렇게 나오는데요. EULA 동의 관련한 내용인 거 같은데 해결책을 모르겠습니다.
- 미해결설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
build 관련 리눅스 질문 있습니다.
안녕하세요 맛비님 맛비님 강의를 듣고 리눅스의 중요성을 느껴서 요즘 리눅스 공부를 하고 있습니다. 맛비님 강의에서는 build랑 clean을 스크립트를 짜서 사용하셨는데 클린은 내용이 이해가 됐는데 빌드는 어떻게 구동하는건지 잘 이해가 가지 않았습니다. 컴파일을 하고 vivado 시뮬레이터를 열어서 웨이브 폼까지 자동으로 나오게 짜셨는데 이게 vivado 툴 뿐만아니라 verdi 같은 다른 프로그램도 그렇게 자동으로 사용이 가능한가요? 좋은 말씀 덕분에 공부에 방향성을 찾게 되고 더 열심히 공부하게 되는것 같습니다 언제나 감사합니다.
- 미해결설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
Xvlog 가 실행이 되지 않습니다.
설치 중 setting64.sh 파일이 없어서 xvlog를 실행해 보았을 때 파일이 없다고 뜹니다. 그래서 한번 지웠다가 다시 깔았는 데 아직도 그러네요...
- 미해결설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
always문을 나누는 기준이 궁금합니다
always문을 사용하실 때 어떤 기준으로 always문을 나누시는지 궁금합니다. 가령 예를 들면 올려주신 chapter_11에 있는 count 코드를 보면 always 문 2개를 사용해서 모듈을 구성하셨고 그밖에 강의를 보면 다양하게 always문을 나누시는데 같은 동작을 하는 모듈을 always문 하나로 만들 수 있을텐데 나누시는 기준이 어떤건지 궁금합니다. 그리고 작성한 verilog 코드의 가독성을 높히기 위한 팁이나 관련 추천 서적이나 참고 자료가 있으실까요! 제가 이 부분에 대해서 부족한게 많아서 알려주신다면 앞으로 설계를 할 때 도움이 많이 될 것 같습니다. 감사합니다.
- 해결됨설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
n_state 구성에 대한 질문
- 학습 관련 질문을 남겨주세요. 상세히 작성하면 더 좋아요! - 먼저 유사한 질문이 있었는지 검색해보세요. - 서로 예의를 지키며 존중하는 문화를 만들어가요. - 잠깐! 인프런 서비스 운영 관련 문의는 1:1 문의하기를 이용해주세요. 안녕하세요 맛비님! 질문 있습니다. fsm_counter_test.v의 line 57번부터 69번까지 보면 n_state를 이제 현재 상태와 입력 값에 따라 계산하는데요. 보시면 always @(*) 로 되어 있는데, n_state는 combinational logic인건가요? 만약 sequential이라면 always @(posedge clk or negedge reset_n) 으로 작성해야할 것 같아서요... combinational이면 reg [1:0] n_state로 되어있는 것을 wire [1:0] n_state 로 변경 후 assign으로 설계해도 되는건가요? 질문이 좀 난잡한 것 같네요. 죄송합니다..
- 해결됨설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
Prevent Latch 코드를 보니 궁금한 것이 있어 질문 드려요.
- 학습 관련 질문을 남겨주세요. 상세히 작성하면 더 좋아요! - 먼저 유사한 질문이 있었는지 검색해보세요. - 서로 예의를 지키며 존중하는 문화를 만들어가요. - 잠깐! 인프런 서비스 운영 관련 문의는 1:1 문의하기를 이용해주세요. 맛비님 안녕하세요. 질문 드립니다. n_state에 임의로 값을 넣어 Latch가 생성되는 것을 막았는데요. 이것을 보니까 Verilog HDL로 설계를 할 때, 제가 Verilog 문법을 어떻게 작성하느냐에 따라 칩 사이즈가 달라질 수 있을 것 같다는 생각이 들어서요. 예를 들어, latch로 설계하려고 한 것은 아닌데 실수로 latch가 생성이 되어서 chip 사이즈가 커지는 경우랄까요? 지금처럼 작은 모듈이 아니라 큰 모듈이라 생각했을 때, 이는 엄청나게 큰 문제가 될 것 같아요. 제가 설계한 모듈의 Netlist?를 확인하는 방법이나 최적화하는 방법이 따로 있을까요?
- 해결됨설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
level sensitive @에 대한 질문
- 학습 관련 질문을 남겨주세요. 상세히 작성하면 더 좋아요! - 먼저 유사한 질문이 있었는지 검색해보세요. - 서로 예의를 지키며 존중하는 문화를 만들어가요. - 잠깐! 인프런 서비스 운영 관련 문의는 1:1 문의하기를 이용해주세요. 맛비님 안녕하세요. 질문 있습니다. Verilog 문법적인 부분은 왠만하면 따로 서칭하여 공부하고 있는데 오늘 실습 내용을 보니, @(posedge clk); 와 @(negedge clk);를 따로 사용하더라구요. 항상 always @() 이런 것만 봐와서 @가 always의 조건으로만 사용되는 줄로만 이해하고 있었습니다. 서칭을 해보니까 level sensitive라고하여 @ 뒤 괄호 안에 있는 신호가 변할 때 실행?된다고 나오더군요. 여기서 질문이 생깁니다. 1. 아래의 내용은 tb_power_of_8.v 내 49번째 줄부터 61번째 줄입니다. # 10 @(posedge clk); $display("Start! [%d]", $time); for(i=0; i<100; i = i+1) begin @(negedge clk); i_valid = 1; i_value = i; @(posedge clk); end @(negedge clk); i_valid = 0; i_value = 0; # 100 10ns 딜레이 후 @(posedge clk);이 나오는데 이걸 해석하면 clk의 rising edge가 발생되기 전까지 polling하는 것인가요? 2. 따로 Verilog HDL의 문법적인 스킬이라고 해야할까요? 뭔가 많은 모듈을 디자인을 하려면 문법적인 내용을 알고 있으면 유리할 것 같은데, 이런 것을 따로 공부하고 싶다면 전 강의에 추천해주신 책으로 공부하는 것이 좋을까요? 그런데 저는 책으로 공부하는 것보다 문제를 풀면서(모듈 설계) 공부를 하고 싶다는 생각이 더 드는데, 이를 보충해줄만한 참고 자료 같은 것이 있을까요?
- 미해결설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
강의를 모두 수강하고.. 현업에 대해 여쭈어 보고싶습니다.
맛비님 시즌1 강의 감사히 잘 들었습니다. 바쁘실것 같아 본문만 바로 쓰겠습니다! 지금까지 시스템의 Spec을 설정하고 block diagram을 그리고 EDA tool(Vivado)로 System을 설계하고 Waveform으로 설계한 System의 동작을 확인했는데요. 시스템반도체 엔지니어의 역할이 어디까지 인지 궁금합니다. 실제 설계엔지니어는 Wave_form만 보고 끝나진 않을 것 같아서 입니다. Verilog 코딩 후 (RTL 설계) 후 합성(Synthesis) 하면 Gate level 의 Netlist가 나오게 되고 Chip으로 만들기 위해 Layout도 해야 하고 Fab에서 공정이 이루어지고 Chip test까지 과정을 거쳐야 하는 것으로 알고 있습니다. (중간에 수 많은 Test 과정이 필요하겠지만) 1.맛비님과 같은 설계 엔지니어는 현업에서 설계를 한다면 사용하시는 EDA-Tool로 설계 후 어떤 작업까지 직접 하시는지 궁금합니다. (검증 작업, 문서 작업 등등..) 2.최종적으로는 맛비님이 작업한 Design Documents가 Backend 회사에 의뢰 될 때 Documents는 무엇으로 구성되어 있는지 궁금합니다! (혹시 제가 사용한 용어중에 틀린것이 있다면 지적해주시면 감사하겠습니다 !)
- 미해결설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
설치 중 질문입니다.
- 학습 관련 질문을 남겨주세요. 상세히 작성하면 더 좋아요! - 먼저 유사한 질문이 있었는지 검색해보세요. - 서로 예의를 지키며 존중하는 문화를 만들어가요. - 잠깐! 인프런 서비스 운영 관련 문의는 1:1 문의하기를 이용해주세요. 안녕하세요 설치 중 문의드릴게 있어 질문 글을 남기게 되었습니다. gui 로 진행중 device list 쪽에서 더 넘어가지 않아 기전의 질문 창에서 확인하였음에도 막혀서 cli로 진행중입니다. 그런데 cli 역시 install 이후 약 1시간 이상 진행되고 있지 않아 문의 드리게 되었습니다. 인증키 생성 이나 config 파일 생성 등은 모두 succesflly 글씨 확인하였습니다. 처음에 su로 진행하였고, 용량 역시 700GB 이상 남아 있는 상황입니다. 사진은 파일로 첨부하였습니다. 설치 환경은 윈도우 10이며, ubuntu는 20.04에서 진행하였습니다. xilinx 는 2021.1 버전으로 유튜브 링크 따라 동일하게 진행하였습니다. 확인 부탁드리겠습니다. 감사합니다. p.s. 글씨 색은 검정으로 계속 설정하는데 회색으로 다시 돌아와서 어쩔수 없이 이렇게 하였습니다. 죄송합니다.
- 미해결설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
Xilinx 설치 문제입니다.
안녕하세요 맛비님. 캡쳐에서 보시는 것처럼 'Generating installed device list' 단계에서 거의 14시간째 멈춰있습니다... cancel 누르면 설치가 처음부터 다시 시작할까봐 어떻게 해야할 지 모르겠습니다. 도와주세요!
- 미해결설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
Vivado 용량문제 때문에 외장 ssd를 사용하려고 합니다.
안녕하세요 맛비님. 노트북의 C드라이브가 용량이 없어서, 외장 ssd를 사용하려고 하는데, 스크린샷과 같이 d 드라이브에 들어가지지 않습니다.. 어떻게 하면 좋을까요
- 미해결설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
Vivado 용량 문제입니다.
안녕하세요 맛비님. 영상 17:29에 Vivado를 다운할 폴더를 설정하려고 하는데, 노트북에 용량이 부족해서 SSD에 설치하려고 합니다. 그런데, WLS는 노트북에 설치했고, Vivado는 SSD에 설치해도 되는 것인가요? 아니면 WLS도 노트북에 설치해야 하는 것인가요? 만약, WLS도 노트북에 설치해야 한다면, 어떻게 노트북에 설치해야할지 모르겠습니다.