counter 질문입니다

안녕하세요 :)
Verilog HDL 강의의 3장에서 reset 에 대해 이야기 한적이 있고요.

"x" : unknown 으로 0 인지 1 인지 모르는 상태를 뜻합니다.

unknown 상태에서 +1 을 하면, unknown 이죠. 이는 logic 이 어떻게 동작할지 모른다라는 뜻입니다.

always문이 돌아가고 그때의 o_cnt나 o_cnt_always는 x값이라고 표시가 됩니다 그렇다면 +1계산은 되고 있으나 X값인건가요 아니면 +1계산 자체를 하지않나요?(애초에 필요가 없으니 하지않을수도 있다는 생각이들어서요)

코드로 접근하기 보다는 회로로 접근하는 것이 다음을 이해하기 위해서, 중요해보입니다.

HDL 은 HW 로직을 설계하는 언어 입니다. 즉, Logic 이 깔리고 전기가 인가되면 동작합니다.

시뮬레이션 상에서는 +1 을 하나 안하나 unknown 임으로 안하는 것처럼 보이겠죠.

하지만 실제 로직은 전기가 인가된다면 +1 을 합니다. 다만 reset 을 하지 않았기에, 어떤 값을 +1 해서 어떤 값이 나올지는 아무도 모릅니다.

질문의 결론 : simulation 에서는 +1 안하는 것 처럼 보이나, 실제로직에서는 한다. reset 은 초기값을 정해줌으로 정말 중요하다.

즐공하세요 :)