Design flow 에 대한 질문

안녕하세요 :)

Spec -> Architecture define / design -> RTL coding -> verification -> synthesis -> place & routing -> ...

위와 같은 과정을 거치는데 현재 가장 열심히 공부하고 있는 부분은 RTL ~ syntesis 까지 인 것 같습니다.

네, 우선 저는 여기까지 담당하고 있습니다.

Spec -> Architecture define / design -> RTL coding -> verification -> synthesis

쉬어가기에서 다루신 것처럼 기회가 된다면 HLS 도 공부해야 되겠다고 느끼고 있습니다.

HLS 는 취업하시고 공부하셔도 늦지 않아요. 지금은 Verilog 를 숙달하시는게 더 도움이 되실거여요.

전에 맛비님 영상에서 지금은 스타트업에 재직 중이셔서Design 의 거의 모든 과정을 하신다고 하셨는데 학부에서 배운 computer architecture 나 IDEC 을 통해 수강할 수 있는 xx프로세서 등의 수업을 들으면 대부분 computer architecture 에서 다루고 있는 architecture model 들을 보여주고 그 history 를 알려주는 수업 같다는 느낌을 많이 받았습니다.

솔직히... 말씀드리면 기본지식일 뿐, 현업오셔서 써먹?을 수 있는건 크게 없으시지 않을까...

현재는 대학원에 진학하고 싶은 생각이라 커리어를 대기업에서 시작할지 스타트업에서 시작할지 구체적인 것은 생각하고 있지 않지만 대략적으로 현업에서 spec 을 짜고 architecture 를 구성하실 때, 어떤식으로 작업이 진행되고 어떤 tool 을 사용하는지 알고 싶습니다.

너무 길어질 것 같구요. FPGA 라면, Xilinx Tool 을 주로 사용하고, ASIC 이라면 Synopsys, Cadence 의 Tool 을 사용합니다. 회사마다 약간의 차이는 있겠지만 기본적으로 알고계신 Flow 대로 개발을 진행합니다. "asic flow" 구글링

제 얄팍한 지식으로는 회사마다 tool 을 따로 만들어 사용한다고 들은 적은 있는데 그런 작업은 보통 sw 엔지니어들이 하게 되는지 hw 엔지니어들도 참여하게 되는지 알고 싶습니다.

오... Tool 까지 만드나요? 제가 아는 범주에서는 ASIC Flow 를 위해서 자체 SW 를 만든다.. 는 본적은 없어요. (가벼운 SW 정도는 만들긴 하겠는데, 어디 판매할 정도의 수준까지는...) 필요하다면 HW 분도 참여해야죠. HW 지식이 필요할까니까요.

즐공하세요 :)