월 49,500원
5개월 할부 시다른 수강생들이 자주 물어보는 질문이 궁금하신가요?
- 미해결설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
감사합니다
이건 진짜 유용한 사이트네요.. 감사합니다.근데 저는 모듈 블럭같은 동작이나 signal 연결 할때 구글 draw.io 을 이용해서 그리는데 맛비님은 보통 어떤걸 사용하나요??
- 해결됨설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
build파일
안녕하세요!강의 잘 보고 있습니다.다름이 아니라 제가 처음부터 리눅스환경을 통해 .v (베릴로그파일) 생성 및 build를 하고 싶은데어떤 방식으로 진행하면 될까요?특히 build파일은 어떻게 만드는건가요..?
- 미해결설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
설치과정에서 bash permission denied 오류
이런식으로 chmod -x 부분부터 퍼미션 디나이드 오류가 뜹니다 뭐가 문제일까요... 4번째 재설치 중입니다 ㅎㅎ
- 미해결설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
16bit Data Width 사용하기
안녕하십니까?열심히 강의를 보고 있습니다.현재 BRAM을 활용해서 DPRAM 구현을 해야 합니다. 외부에 연결되는 MCU와 16bit Data Width로 진행하고자 합니다. 설명 or 자료를 보면 최소 32bit인 것처럼 소개를 하고 있습니다.이런 경우, 어떻게 접근해야 하나요?편법(?)으로 상위 16bit를 내부적으로 'L'로 고정을 시켜버리고, 외부로는 하위 16bit만 핀 할당하는 방식으로 하면 될까요?이 경우, 순차적인 메모리 접근(주소 증가/감소)을 다르게 해야 할 듯 한데...BRAM을 할당할 때, 16bit로 해도 되는지요?
- 미해결설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
case문 우선순위
안녕하세요다른 분께 남겨주신 if-else문과 case문의 차이에 대한 답변을 봤는데, case문은 우선순위가 없다는 말에 대해 혼란이 생겨 질문 남깁니다.기존에 verilog를 학습했을때, verilog의 case문은 C의 switch case문과는 다르게 각각의 조건에 break가 있는 것과 같다. 그래서 맨 위 조건부터 우선순위가 있다고 알고있었는데요.예를 들어 아래의 모듈의 시뮬레이션 결과로 sel=4'b0011인 경우에 out=a가 나옵니다. 따라서, case문에서 맨 위 조건부터 우선순위가 있다고 생각했습니다.module priorityencoder( input [2:0] a, input [2:0] b, input [2:0] c, input [2:0] d, input [3:0] sel, output reg [2:0] out ); always@(*) begin case(1'b1) sel[0] : out = a; sel[1] : out = b; sel[2] : out = c; sel[3] : out = d; default : out = 3'b0; endcase end endcase end endmodule그런데, 남겨주신 답변에 case문에는 우선순위가 없다고 하셔서 조금 혼란이 생겼는데..말씀하신 'case문에 우선순위가 없다'는 말은, 코드상의(=function상의 ) 우선순위를 말하는 것이 아닌합성에서 생기는 우선순위(?)가 없다는 말로 생각하면 될까요?(위의 예시 모듈을 합성하면 아래 그림처럼, if-else로 적으면 mux chain형태로 합성되고 case로 적으면 하나의 mux로 합성됨을 확인하긴했습니다..)그러면 이렇게 case문이 합성된 회로(위 그림의 아래의 회로)는 그럼.. function적으로는 우선순위가 있는데 형태는 우선순위가 없는(??)것.. 인건가요?
- 미해결설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
ubuntu 설치 버전 질문
안녕하세요 본격적 강의 수강 전 비바도 설치를 진행하다 질문드려요window store에 wsl을 검색하면 가이드북에 나와있는 우분투 버전에 만족하는 것이 18.04.5밖에 없어서 설치하였더니 다음과 같이 18.04.6버전으로 설치가 되네요.이대로 설치를 진행해도 될까요? 아니면 버전에 맞는 우분투를 설치하기 위해서는 어떻게 해야 하나요?
- 미해결설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
vivado에서 vcd 보기
안녕하세요? 좋은 강의 감사합니다. 이제 강의를 시작해서, 혹시 뒷편 강의에 해결 방법이 있는지 모르지만문의 드립니다. vivado에서 batch로 simulatoin을 돌리고 dump한 vcd를 필요할 때만 보고 싶습니다.즉, 필요시 dump해 놓은 waveform만 볼 수 있는 방법을 알고 싶습니다.고맙습니다.
- 미해결설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
질문입니다
안녕하세요 맛비님의 코드 습관?을 보면 매번 reg 데이터를 assign으로 할당하여 wire로 데이터를 내보내는데요(즉, output) 저는 공부할 때 데이터를 내보낼땐 reg 데이터로 내보내는 것이 좋다고 알고 있습니다. 물론 reg 데이터를 바로 assign문에 할달이 되서 로직이 생긴다거나 그러진 않을 것 같지만 (제 눈엔 assign으로 코에서에 o_cnt로 내보내나 cnt로 내보내나 차이가 없다고 보입니다) 어떤 코드 스타일에 습관을 들이는게 좋을지 궁금하여 질문드립니다.(저의 경우는 cnt를 바로 내보내는 스타일입니다) 좀 질문이 횡설수설한거 같아 질문이 이해가 안된다면 제가 다시 질문하겠습니다. 감사합니다
- 미해결설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
bit extension
추가 설명에서 bit extension이 어떤 의미인지 정확히 이해를 못하겠어요. (4bit signed) 1101 이라고 있다면 8bit로 확장한다면 10000101 이렇게 확장을 한다는 걸까요?? 위는 단순히 제가 8bit로 확장한다고 했을때 생각한것입니다. 정확히 0으로 bit extension과 msb bit extension을 이해하지 못하겠어요
- 미해결설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
WSL이 아닌 Windows 10 환경에서 진행해도 되나요?
- 강의 내용외의 개인 질문은 받지 않아요. (개인 과제, 영상과 다른 접근방법 후 디버깅 요청, 고민 상담 등..)- 저 포함, 다른 수강생 분들이 함께보는 공간입니다. 보기좋게 남겨주시면 좋은 QnA 문화가 될 것 같아요. (글쓰기는 현업에서 중요한 능력입니다!)- 학습 관련 질문을 남겨주세요. 상세히 작성하면 더 좋아요! - 먼저 유사한 질문이 있었는지 검색해보세요. - 서로 예의를 지키며 존중하는 문화를 만들어가요. - 잠깐! 인프런 서비스 운영 관련 문의는 1:1 문의하기를 이용해주세요. 유투브 무료 강의를 통해서 이미 Windows 10 환경에 설치하였는데요. 여기서 소개하는 WSL이 아닌 Windows 10 환경에서 이 강의 수행을 진행해도 될까요?
- 미해결설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
빌드 에러
- 강의 내용외의 개인 질문은 받지 않아요. (개인 과제, 영상과 다른 접근방법 후 디버깅 요청, 고민 상담 등..)- 저 포함, 다른 수강생 분들이 함께보는 공간입니다. 보기좋게 남겨주시면 좋은 QnA 문화가 될 것 같아요. (글쓰기는 현업에서 중요한 능력입니다!)- 학습 관련 질문을 남겨주세요. 상세히 작성하면 더 좋아요! - 먼저 유사한 질문이 있었는지 검색해보세요. - 서로 예의를 지키며 존중하는 문화를 만들어가요. - 잠깐! 인프런 서비스 운영 관련 문의는 1:1 문의하기를 이용해주세요. 안녕하세요 제가 직접 작성한 테스트벤치를 빌드하려는데 에러가 뜹니다. 어떻게 해야 할까요?
- 미해결설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
99%문제 해결 질문
- 강의 내용외의 개인 질문은 받지 않아요. (개인 과제, 영상과 다른 접근방법 후 디버깅 요청, 고민 상담 등..)- 저 포함, 다른 수강생 분들이 함께보는 공간입니다. 보기좋게 남겨주시면 좋은 QnA 문화가 될 것 같아요. (글쓰기는 현업에서 중요한 능력입니다!)- 학습 관련 질문을 남겨주세요. 상세히 작성하면 더 좋아요! - 먼저 유사한 질문이 있었는지 검색해보세요. - 서로 예의를 지키며 존중하는 문화를 만들어가요. - 잠깐! 인프런 서비스 운영 관련 문의는 1:1 문의하기를 이용해주세요. 안녕하세요. 마지막에 문제가 생겨 질문 드려요..혼자힘으로 해결하고 싶었지만, 잘 못하겠네요.. 위에 사진처럼 마지막에 99%설치가 끝나고 더이상 진행되지 않아 문서를 보고 따라 진행해 아래의 사진처럼 나왔습니다. 하지만 아래의 사진의 마지막 에러 문장이 떠서 질문 드립니다. 그래서 더 알아보니 아래와 같은 명령어를 하지 않아 발생한 문제라고 생각했습니다. 그렇지만 아래와 같이 어떠한 이유에서인지 설치가 안되네요...혹시 알려주실수 있을까요?ㅠ
- 미해결설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
[질문] Vivado_2022.1 설치관련 질문
- 강의 내용외의 개인 질문은 받지 않아요. (개인 과제, 영상과 다른 접근방법 후 디버깅 요청, 고민 상담 등..)- 저 포함, 다른 수강생 분들이 함께보는 공간입니다. 보기좋게 남겨주시면 좋은 QnA 문화가 될 것 같아요. (글쓰기는 현업에서 중요한 능력입니다!)- 학습 관련 질문을 남겨주세요. 상세히 작성하면 더 좋아요! - 먼저 유사한 질문이 있었는지 검색해보세요. - 서로 예의를 지키며 존중하는 문화를 만들어가요. - 잠깐! 인프런 서비스 운영 관련 문의는 1:1 문의하기를 이용해주세요. 안녕하세요. 강의와 가이드 참고해서 Vivado 설치중에 강의 환경과 달라서 질문드리고 싶은 부분이 있는데요, 환경은 os : 우분투 18.04 이고 Xilinx 2022.1 버전을 설치하고 있었습니다. 설치가 완료된 것 같은데 해당 경로에서, 강의에서 처럼 보여지는 xvlog 가 안보여서요. 혹시 설치가 정상진행되지 않을때 이런것일지 아니면 2022.1 버전 설치시 달라진 부분이 있는것일지 궁금합니다 설치 경로는 /fpga/matbi/tools/Xilinx 하위에 설치하였고, 아래 내용 봐주시면 xvlog 가 없습니다 root@fpga-test:/fpga/matbi/tools/Xilinx/Downloads/Vivado_2022.1/bin# ls ldlibpath.sh loader rdiArgs.sh setEnvAndRunCmd.sh setup-boot-loader.sh setupEnv.sh unsetldlibpath.sh 아, 그리고 위 문의와 별개로 한가지 추가로 여쭈어보고 싶은 부분이 있는데요, 혹시 해당 강의는 반드시 WSL 환경에서 진행해야만 할까요? 개인 서버나, 클라우드 환경에서 진행해도 Vivado 설치까지 진행된다면 특이사항은 없을 것 같은데 혹시 문제될 만한 부분이 있을까요~? 알고 계신 이슈가 있다면..ㅎㅎ 공유해주시면 환경을 바꾸도록 하겠습니다
- 미해결설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
설치시 오류 질문입니다...
- 강의 내용외의 개인 질문은 받지 않아요. (개인 과제, 영상과 다른 접근방법 후 디버깅 요청, 고민 상담 등..)- 저 포함, 다른 수강생 분들이 함께보는 공간입니다. 보기좋게 남겨주시면 좋은 QnA 문화가 될 것 같아요. (글쓰기는 현업에서 중요한 능력입니다!)- 학습 관련 질문을 남겨주세요. 상세히 작성하면 더 좋아요! - 먼저 유사한 질문이 있었는지 검색해보세요. - 서로 예의를 지키며 존중하는 문화를 만들어가요. - 잠깐! 인프런 서비스 운영 관련 문의는 1:1 문의하기를 이용해주세요. 수고많으십니다. 기존에 리눅스가 깔려있었는데, 재설치하는 과정에서 계속 오류가 발생합니다... STEP 2 vivado 설치 명령어 ./Xilinx_Unified_2020.2_1118_1232_Lin64.bin -- -a 3rdPartyEULA,WebTalkTerms,XilinxEULA -b Install -c /root/.Xilinx/install_config.txt 를 입력하면, 아래와 같은 오류가 나타나며 설치가 되지 않습니다. mobaxterm을 재설치했는데, 재설치시 비밀번호를 새롭게 설정하는 과정도 나타나지 않았고 아래 2번째 사진처럼 실행시 로컬서버연결로 나타나는데(윈도우의 네트워크센터를 보면 본래 있던 리눅스가 사라짐) 이게 문제일까요... 해당 오류로 구글링해도 유용한 정보를 찾지 못해서 혹시 해결방안이 있다면 알려주시면 감사하겠습니다 ㅠㅠ
- 미해결설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
설치 관련 에러
- 강의 내용외의 개인 질문은 받지 않아요. (개인 과제, 영상과 다른 접근방법 후 디버깅 요청, 고민 상담 등..)- 저 포함, 다른 수강생 분들이 함께보는 공간입니다. 보기좋게 남겨주시면 좋은 QnA 문화가 될 것 같아요. (글쓰기는 현업에서 중요한 능력입니다!)- 학습 관련 질문을 남겨주세요. 상세히 작성하면 더 좋아요! - 먼저 유사한 질문이 있었는지 검색해보세요. - 서로 예의를 지키며 존중하는 문화를 만들어가요. - 잠깐! 인프런 서비스 운영 관련 문의는 1:1 문의하기를 이용해주세요. 에러가 뜨는데 어떻게 해야 할까요?
- 미해결설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
카운터 모듈 코드 질문드립니다.
안녕하세요 맛비님 100까지 세는 카운터 모듈의 코드는 다음과 같습니다. 위 코드를 보시면 output에 선언된 변수를, assign해서 reg로 선언된 변수와 같다고 표현해주었는데, 아래 코드와 같이 output reg로 assign없이 표현할 수 없을까요? 시뮬레이션은 같게 나오는데, 실제로 보드에 올릴 때나, 아니면 synthesis에서 combinational logic으로 바꾸어줄 때 문제가 생기는지 등등 단점이 있는지 궁금합니다. - 강의 내용외의 개인 질문은 받지 않아요. (개인 과제, 영상과 다른 접근방법 후 디버깅 요청, 고민 상담 등..)- 저 포함, 다른 수강생 분들이 함께보는 공간입니다. 보기좋게 남겨주시면 좋은 QnA 문화가 될 것 같아요. (글쓰기는 현업에서 중요한 능력입니다!)- 학습 관련 질문을 남겨주세요. 상세히 작성하면 더 좋아요! - 먼저 유사한 질문이 있었는지 검색해보세요. - 서로 예의를 지키며 존중하는 문화를 만들어가요. - 잠깐! 인프런 서비스 운영 관련 문의는 1:1 문의하기를 이용해주세요.
- 미해결설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
Reset에 대해서 질문드립니다.
안녕하세요 맛비님 제가 이해한 것으로는 Sync_reset은 clock으로 reset의 값이 달라질 수 있는 reset이고, Async_reset은 clock에 제한받지 않고, reset의 값이 달라질 수 있는 reset으로 이해했습니다. 그래서 sync_reset은 always @(posedge clk or posedge sync_reset)이 아닌 always @(posedge clk) 이 사용된다고 알고 있습니다. 그런데, 실제로 verilog code를 하다보면 always @(posedge clk or posedge sync_reset) 이런 꼴이 많이 나오는데, 실제로 동기 리셋보다 비동기 리셋을 써야하나요? 그렇다면 그 이유가 무엇인지 궁금합니다. - 강의 내용외의 개인 질문은 받지 않아요. (개인 과제, 영상과 다른 접근방법 후 디버깅 요청, 고민 상담 등..)- 저 포함, 다른 수강생 분들이 함께보는 공간입니다. 보기좋게 남겨주시면 좋은 QnA 문화가 될 것 같아요. (글쓰기는 현업에서 중요한 능력입니다!)- 학습 관련 질문을 남겨주세요. 상세히 작성하면 더 좋아요! - 먼저 유사한 질문이 있었는지 검색해보세요. - 서로 예의를 지키며 존중하는 문화를 만들어가요. - 잠깐! 인프런 서비스 운영 관련 문의는 1:1 문의하기를 이용해주세요.
- 미해결설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
schemetic 질문드립니다.
안녕하세요 맛비님 맛비님께서 올리신 DUT를 schemetic하였을 때 다음과 같은 사진이 나옵니다. 사진을 보시면 MUX 부분이 있는데, MUX에 S에 0이 들어가면 O로 I0이 나오고, S에 1이 들어가면 O로 I1이 나오는 것으로 알고 있습니다. 그렇다고 하면, 다음 사진을 볼 때, sync_reset이 1일 때, i_value가 sync_reset D F/F에 들어가는데, 0이 들어가야하지 않나요?? 읽어주셔서 감사합니다. - 강의 내용외의 개인 질문은 받지 않아요. (개인 과제, 영상과 다른 접근방법 후 디버깅 요청, 고민 상담 등..)- 저 포함, 다른 수강생 분들이 함께보는 공간입니다. 보기좋게 남겨주시면 좋은 QnA 문화가 될 것 같아요. (글쓰기는 현업에서 중요한 능력입니다!)- 학습 관련 질문을 남겨주세요. 상세히 작성하면 더 좋아요! - 먼저 유사한 질문이 있었는지 검색해보세요. - 서로 예의를 지키며 존중하는 문화를 만들어가요. - 잠깐! 인프런 서비스 운영 관련 문의는 1:1 문의하기를 이용해주세요.
- 미해결설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
맛비님 보드질문드립니다
안녕하세요!! 강의에서 사용하는 보드는 Z7-20을 사용중인것으로 알고있는데 현재 계속 품절상태라서 구매를 할 수가 없는데 Z7-10보드를 사용을 하여도 실습하는데 문제가 없나 질문드립니다
- 미해결설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
설치 과정 중 오류 발생했습니다
설치 명령어를 입력하면 다음과 같은 오류가 나옵니다! 구글링해도 잘 모르겠어요.. 워낙 같은 이름의 오류가 많고 해결 방법도 다 다르게 나와서.. 이런 오류 겪어보신적이나 해결책을 알고 있으실까요 ?ㅠㅠ ./Xilinx_Unified_2021.2_1021_0703_Lin64.binVerifying archive integrity... All good.Uncompressing Xilinx Installer./Xilinx_Unified_2021.2_1021_0703_Lin64.bin: 1: eval: gzip: Exec format error.Extraction failed..Signal caught, cleaning up - 강의 내용외의 개인 질문은 받지 않아요. (개인 과제, 영상과 다른 접근방법 후 디버깅 요청, 고민 상담 등..)- 저 포함, 다른 수강생 분들이 함께보는 공간입니다. 보기좋게 남겨주시면 좋은 QnA 문화가 될 것 같아요. (글쓰기는 현업에서 중요한 능력입니다!)- 학습 관련 질문을 남겨주세요. 상세히 작성하면 더 좋아요! - 먼저 유사한 질문이 있었는지 검색해보세요. - 서로 예의를 지키며 존중하는 문화를 만들어가요. - 잠깐! 인프런 서비스 운영 관련 문의는 1:1 문의하기를 이용해주세요.