구현한 코드가 맞는지 확인하는 방법

안녕하세요 😀

베릴로그 코드로 구현을 해서 이 코드가 맞는지 검증하고 싶다면?

어떻게 확인해야 하는 건가요?

검증을 위해 사용하는 언어 system verilog... 이런 거 말고..

어떻게 확인하는가..?!!! -> Testbench 를 만드시면 됩니다.

System Verilog 는 2000년대에 나온 언어이고요. 우리는 그 이전에도 VHDL, Verilog HDL 과 같은 언어를 이용하여 설계도 하고 Testbench 도 만들어서 검증도 해왔습니다.

해당 기능을 위해 구현한 베릴로그 코드가 맞는지 확인하려면, 그냥 waveform을 보면 되나요?..

파이썬 같은 언어로 예를 들면, 코드를 실행 시켰을 때 에러가 나면 그 코드가 틀렸다고 확인할 수 있는데

베릴로그에서는 어떻게 확인하는지가 궁금합니다!

Waveform 을 보시거나, testbench 내부에서 값을 비교할 수 있는 로직을 구현하시면 되겠습니다.

해당 강의 내에 앞서 말한 모든 것들이 들어있어요. 응용의 영역이라 판단됩니다.

다시 말씀드리지만, Verilog, VHDL, System Verilog 전부 이런방법으로 검증합니다. (language 가 다르면 syntax 가 다를뿐이지 방법론은 유사합니다.)

방법론이 중요할 것 같아요.

즐공하세요 :)