월 49,500원
5개월 할부 시다른 수강생들이 자주 물어보는 질문이 궁금하신가요?
- 해결됨설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
git 실습 파일 clone 실패
안녕하세요, 맛비님. 강의 잘 보고 있습니다. 다름이 아니라, " Verilog HDL [HDL 1장] Testbench 에서 Clock 생성하기 " 강의에서 git 실습파일 clone에 실패해서 문의 드립니다. 강의 대로 git clone https://github.com/matbi86/sulgyedokhak.git 를 입력하니 첨부파일과 같은 결과가 나옵니다. 설치 완료가 시작 단계의 끝인 줄 알았는데 아직 한 단계 남았었네요 ^^ 답변 부탁드립니다.
- 미해결설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
리눅스 비밀번호
맛비님 안녕하세요. 리눅스 root 비밀번호를 까먹었는데 어떻게 해결할 수 있을까요? 도무지 생각이 안납니다...
- 미해결설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
설치 후 Deleting Shortcut으로 Vivado 폴더 삭제해버리는 경우
설치 후 Deleting Shortcut으로 Vivado 및 각종 생성 폴더를 삭제해버리는 문제가 발생하였고,5번째 설치 시도 끝에 저와 비슷한 분의 글을 발견하여서 덕분에 해결하였습니다.같은 이슈가 생긴 분들께 공유 드리고자 글 남깁니다.Ubuntu 버전을 바꾸어 설치했더니 잘 됐습니다 ! (ㅠㅠ)저는 Ubuntu-22.04.2 버전을 사용했을 때 안됐고,20.04.6 버전 사용했더니 이제야 설치가 잘 됐네요.영상에서는 22.04.5 도 잘 설치가 된다고 하셨는데,뭐가 문제인지는 잘 모르겠습니다.설치가 돼서 너무 기쁘네요!!!드디어 강의 들으러 갑니다 ㅎㅎ
- 미해결설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
D drive 설치시 용량 이슈
https://www.inflearn.com/questions/190625/d-drive-%EC%97%90-%EC%84%A4%EC%B9%98%ED%95%98%EA%B8%B0.댓글이 너무 길어서.. 간신히 찾았습니다. 놓칠뻔했어요 ㅠㅠ(새 질문으로 올려놓았어요)========== Q안녕하세요 맛비님, 저는 현재 맛비님 유튜브에 기재된 영상([설계독학] [Verilog HDL 0장] Xilinx Vivado 2022.2 설치 (Windows 11 의 WSL 기반. 설계엔지니어라면 리눅스환경과 친해져야해요!))을 보고 vivado가 아닌 vitis를 설치하는 중입니다. c드라이브에 용량이 확보되지 않아 2020.2버전으로 설치 중이고, /mnt/d/tools/Xilinx 명령어를 통해 저장위치를 d드라이브로 변경하였습니다.하지만, 설치가 28GB에서 멈춰 확인해보니 c드라이브에 저장이 되고 있는 상태였고, 용량 부족으로 인해 에러가 뜬 상태입니다. 유튜브 영상 15:04에 나오는 화면에서 Destination=/mnt/d/tools/Xilinx로 변경하였습니다.죄송하지만, 어느 부분에서 문제가 있었는지 알려주시면 감사하겠습니다.
- 미해결설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
xvlog, xelab, xsim : command not found
안녕하세요 맛비님!이전에 파일을 설치했다가 혼자서 삭제해버리는 deleting shortcut 이슈로 네번째 시도했지만 실패하고, 결국 gui로 vivado 설치를 했는데요. (ㅠㅠ)위와 같은 상황이 발생했습니다.설치 과정에서 문제가 있는 것 같은데, 혹시 어느 부분이 추가되어야 할까요?...업무 때문에 바쁘실텐데, 늘 친절하게 답변 주셔서 정말 감사합니다!
- 미해결설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
Deleting shortcut
메뉴얼 대로 따라했을 때 위의 사진처럼 Vivado 폴더를 다 지워버리는 것 같은데...이 문제를 어떻게 해결해야 할까요? 영상 보면서 3번 시도해봤는데 안돼서 여쭤봅니다...!
- 미해결설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
./clean 관련 질문입니다.
=================현업자인지라 업무때문에 답변이 늦을 수 있습니다. (길어도 만 3일 안에는 꼭 답변드리려고 노력중입니다 ㅠㅠ)강의에서 다룬 내용들의 질문들을 부탁드립니다!! (설치과정, 강의내용을 듣고 이해가 안되었던 부분들, 강의의 오류 등등)이런 질문은 부담스러워요.. (답변거부해도 양해 부탁드려요)개인 과제, 강의에서 다루지 않은 내용들의 궁금증 해소, 영상과 다른 접근방법 후 디버깅 요청, 고민 상담 등..글쓰기 에티튜드를 지켜주세요 (저 포함, 다른 수강생 분들이 함께보는 공간입니다.)서로 예의를 지키며 존중하는 문화를 만들어가요.질문글을 보고 내용을 이해할 수 있도록 남겨주시면 답변에 큰 도움이 될 것 같아요. (상세히 작성하면 더 좋아요! )먼저 유사한 질문이 있었는지 검색해보세요.잠깐! 인프런 서비스 운영 관련 문의는 1:1 문의하기를 이용해주세요.==================맛비님께서 강의 중 clean 파일은 Simulation 이후에 생성된 불필요한 파일들을 제거하기 위해 만들었다고 하셨습니다. 그렇다면 맛비님이 주신 파일을 사용하지 않고 제가 vivado를 켜서 개인적으로 설계를 진행할 때 계속해서 시뮬레이션을 돌리면서 ./claen을 사용하지 않는다면 추후에 용량 문제가 생길 수도 있는 건가요..?만약 용량 문제가 생긴다면 따로 clean 파일을 깔아줘야 할까요?
- 미해결설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
./build후 파형 볼 때 display 문제입니다.
=================현업자인지라 업무때문에 답변이 늦을 수 있습니다. (길어도 만 3일 안에는 꼭 답변드리려고 노력중입니다 ㅠㅠ)강의에서 다룬 내용들의 질문들을 부탁드립니다!! (설치과정, 강의내용을 듣고 이해가 안되었던 부분들, 강의의 오류 등등)이런 질문은 부담스러워요.. (답변거부해도 양해 부탁드려요)개인 과제, 강의에서 다루지 않은 내용들의 궁금증 해소, 영상과 다른 접근방법 후 디버깅 요청, 고민 상담 등..글쓰기 에티튜드를 지켜주세요 (저 포함, 다른 수강생 분들이 함께보는 공간입니다.)서로 예의를 지키며 존중하는 문화를 만들어가요.질문글을 보고 내용을 이해할 수 있도록 남겨주시면 답변에 큰 도움이 될 것 같아요. (상세히 작성하면 더 좋아요! )먼저 유사한 질문이 있었는지 검색해보세요.잠깐! 인프런 서비스 운영 관련 문의는 1:1 문의하기를 이용해주세요.==================Simulation을 보기 전에 Objects에서 Name이 안뜨는 문제가 존재합니다. 오른쪽 마우스를 눌러서 Name을 뜨게 하려고 시도해도 저렇게 회색으로 선택할 수 없게 나옵니다. 뭐가 원인일까요...?
- 미해결설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
다운로드 완료 후에도 VIVADO 폴더가 생성되지 않았습니다.
안녕하세요 :) 알려주신 D드라이브 PATH에 다운로드 경로를 설정하여 다운로드 완료하였습니다. 후에 SOURE과정으로 넘어가려고 하니 VIVADO폴더 파일 자체가 없길래 재설치도 해보았습니다. 재설치하는 중에는 VIVADO폴더 및 다른 여러 폴더도 설치 되길래 이번에는 성공적일것이라 생각했는데 마무리 단계에서 다 삭제되는 것 같습니다. 다음과 같은 터미널창이 출력되고 다운로드가 완료되었는데 정상적인 다운로드 과정이 아닌가요?어떤 부분이 문제점일까요? 감사합니다 :)
- 미해결설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
chap.1 vivado display 관련 질문드립니다.
안녕하세요! 1장 공부하다 궁금한 점이 생겨 질문드립니다.다음과 같이 display를 실행 했을 때, 결과가 아래와 같이 나왔습니다. 이때 0과 100 사이에 왜 공백이 생기는지 궁금합니다.이 공백을 없애는 방법도 있나요?
- 해결됨설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
Code 줄 맞춤은 어떻게 하나요?
코드를 열어보면 다음과 같이 어긋나는 경우가 많은데 실습 강의를 보면 줄이 딱 맞춰져 있더라구요.그래서 혼자 줄 맞춰보려고 하는데 Tab 키를 누르면 잘 맞춰질때가 있는 반면에 혼자 공백이 많이 생기는 경우가 있더라구요. 그래서 스페이스바로 맞추었는데..혹시 Tab 키 말고 다른 키가 있나요?
- 미해결설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
맥북 서리 관련하여
안녕하세요 리눅스 비바도 설치 영상을 보고 있는데제가 맥북으로 넘어온지 얼마 안돼서 잘 모르겠어요..맥북도 똑같이 설치 과정 따라오면 되나요?맥북도 리눅스 설치해야하나요??=================현업자인지라 업무때문에 답변이 늦을 수 있습니다. (길어도 만 3일 안에는 꼭 답변드리려고 노력중입니다 ㅠㅠ)강의에서 다룬 내용들의 질문들을 부탁드립니다!! (설치과정, 강의내용을 듣고 이해가 안되었던 부분들, 강의의 오류 등등)이런 질문은 부담스러워요.. (답변거부해도 양해 부탁드려요)개인 과제, 강의에서 다루지 않은 내용들의 궁금증 해소, 영상과 다른 접근방법 후 디버깅 요청, 고민 상담 등..글쓰기 에티튜드를 지켜주세요 (저 포함, 다른 수강생 분들이 함께보는 공간입니다.)서로 예의를 지키며 존중하는 문화를 만들어가요.질문글을 보고 내용을 이해할 수 있도록 남겨주시면 답변에 큰 도움이 될 것 같아요. (상세히 작성하면 더 좋아요! )먼저 유사한 질문이 있었는지 검색해보세요.잠깐! 인프런 서비스 운영 관련 문의는 1:1 문의하기를 이용해주세요.==================
- 미해결설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
설치 관련으로 문의 드립니다. _마지막 Display 설정 관련
=================현업자인지라 업무때문에 답변이 늦을 수 있습니다. (길어도 만 3일 안에는 꼭 답변드리려고 노력중입니다 ㅠㅠ)강의에서 다룬 내용들의 질문들을 부탁드립니다!! (설치과정, 강의내용을 듣고 이해가 안되었던 부분들, 강의의 오류 등등)이런 질문은 부담스러워요.. (답변거부해도 양해 부탁드려요)개인 과제, 강의에서 다루지 않은 내용들의 궁금증 해소, 영상과 다른 접근방법 후 디버깅 요청, 고민 상담 등..글쓰기 에티튜드를 지켜주세요 (저 포함, 다른 수강생 분들이 함께보는 공간입니다.)서로 예의를 지키며 존중하는 문화를 만들어가요.질문글을 보고 내용을 이해할 수 있도록 남겨주시면 답변에 큰 도움이 될 것 같아요. (상세히 작성하면 더 좋아요! )먼저 유사한 질문이 있었는지 검색해보세요.잠깐! 인프런 서비스 운영 관련 문의는 1:1 문의하기를 이용해주세요.================== 맛비님 안녕하세요. 이전에 1회독을 마무리하였지만, 부족함을 느끼게 되어 반복해서 공부를 하려고 강의를 들으려고 했지만 vivado 설치 과정에서 다시금 발목을 잡혔습니다. ㅠㅠ 다름이 아니라, 이전에 올려주신 display 관련 문제 발생 해결방법을 참조하여 해결을 해보려고 했지만 잘 안되서 문의드려요 ㅠㅠ기존에 설정되어있던 DISPLAY 변수를 제 ip에 맞게 변경하였더니 원래 뜨던 에러는 안뜨고 start_gui라고 만 뜨고 비바도는 실행이 안되네요... ㅠㅠ +ps : 한 3분 정도 뒤에 에러가 동일하게 뜨네요
- 해결됨설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
내가 한 리눅스 D드라이브로 옮기고 설치하는 방법 정리
제가 리눅스를 C드라이브에서 D드라이브로 이동하고 설치한 Flow를 정리한 내용입니다. 이 방법을 찾고 있던 분들께 도움이 될까해서 공유합니다. 버전 : Ubuntu22.04.2 LTS, Xilinx Vivado 2022.2 「2023.1은 에러생김」 *리눅스를 C드라이브에 설치하고 mnt/d에 vivado를 설치할 때보다 빠른 설치, 빠른 동작이 가능했고, C드라이브의 용량을 차지하지 않음 (리눅스가 C드라이브에 존재하면 이번 설치기준으로 몇 기가(약 3~5GB) 용량 차지) *설치 순서를 나타내는 1,2,3,4.5는 작성자가 설치한 순서를 나타내므로 flow만 살피고 자세한 내용은 영상과 같음을 인지하길 바람. 3번이 리눅스를 D드라이브로 옮기는 방법이므로 이 부분 핵심.1. Microsoft store에서 wsl검색 후 Ubuntu22.04.2 LTS 다운, Xilinx Vivado 2022.2 리눅스 버전 다운, MobaXterm 다운2. [영상과 같음](리눅스 설치는 영상참고) Ubuntu22.04.2 LTS들어가서 username, password설정하고, MobaXterm접속 -> explorer.exe-> home/username폴더에 들어가서 Xilinx bin 파일 복붙-> 다시 MobaXterm에서 ls 친 후 필요없는 파일 삭제 [ex)rm Xilinx_Unified_2022.2_1118_1232_Lin64.bin:Zone.Identifier] -> sudo passwd -> root계정 password 설정 -> su 입력 후 root계정으로 접속 -> chmod +x X(tap쳐서 자동완성) -> ls 치면 녹색으로 실행권한 있게 바뀐 걸 확인할 수 있음 user 계정에서 설치할 폴더 생성 ex) mkdir tools3. 「D드라이브로 이동」출처 : https://velog.io/@iamnowist/WSL%EC%97%90%EC%84%9C-Ubuntu-%EC%82%AD%EC%A0%9C참고 : https://jooy34.tistory.com/29 관리자 권한 PowerShell 실행1) 우분투 상태확인 : wsl -l -vRunning이면 wsl --shutdown 로 종료 -> wsl –l –v로 Stopped인지 확인PS C:\Windows\system32> wsl -l -v NAME STATE VERSION * Ubuntu-22.04 Running 2PS C:\Windows\system32> wsl --shutdown PS C:\Windows\system32> wsl -l -v NAME STATE VERSION * Ubuntu-22.04 Stopped 2 2) 기존 우분투 이관을 위한 백업(Archiving)PS C:\Windows\system32> cd d:\ PS D:> mkdir d:\ubuntu-22.04 PS D:> cd d:\ubuntu-22.04 PS D:\Ubuntu-22.04> wsl --export Ubuntu-22.04 ubuntu.tar 3) 기존 우분투 등록 해제 PS D:\Ubuntu-22.04> wsl --unregister Ubunut-22.04 4) 신규 우분투 생성현재 작업 디렉터리 확인. 아마 이전 단계에서 만든 ubuntu.tar 파일이 보인다.PS D:\Ubuntu-22.04> pwd Path ---- D:\Ubuntu-22.04 백업 받은 ubuntu.tar를 임포트 한다. PS D:\Ubuntu-22.04> wsl —import Ubuntu-22.04 ubuntu ubuntu.tarwsl --import <새로 만들어 줄 ubuntu 이름> <설치할 경로> <추출한 파일 경로>설치할 경로(D:\ubuntu\)는 미리 만들어 줍니다. 기본 우분투로 설정한다. (사실 생략해도 됨) PS D:\Ubuntu-22.04> wsl —set-version Ubuntu-22.04 2 5) 신규 우분투 실행 PS D:\Ubuntu-22.04> wsl -d ubuntu-22.04 Welcome to Ubuntu 22.04 LTS (GNU/Linux 5.10.16.3-microsoft-standard-WSL2 x86_64) * Documentation: https://help.ubuntu.com * Management: https://landscape.canonical.com * Support: https://ubuntu.com/advantage System information as of Wed Jun 29 15:18:37 IST 2022 System load: 0.18896484375 Processes: 8 Usage of /: 0.5% of 250.98GB Users logged in: 0 Memory usage: 0% IPv4 address for eth0: 172.22.158.246 Swap usage: 0% 0 updates can be applied immediately. The list of available updates is more than a week old. To check for new updates run: sudo apt update This message is shown once a day. To disable it please create the /root/.hushlogin file. root@{hostname}:/mnt/d/Ubuntu-22.04#실행하게 되면 root 로 변경되어 있다. root 사용자로서 사용하기 원한다면 바꾸지 않아도 되나, sudo 권한을 가진 사용자가 더 익숙하고 안정적이므로 다음과 같은 방법으로 변경한다. PowerShell껐다가 다시 관리자 권한으로 PowerShell 실행-nlo는 username이다.-PS C:\Windows\system32>에서 cd .. 2번하고 아래 위치 찾아가서 ubuntu2204 config —default-user nlo와 같이 입력PS C:\Users\{host_id}\AppData\Local\Microsoft\WindowsApps> ubuntu2204 config —default-user nlo PS C:\Users\{host_id}\AppData\Local\Microsoft\WindowsApps> wsl To run a command as administrator (user "root"), use "sudo <command>". See "man sudo_root" for details. ryan@{host_name}:/mnt/c/Users/{host_id}/AppData/Local/Microsoft/WindowsApps$4. 「영상과 동일하게 Vivado설치 (설치가이드북의 step1, step2)」root계정에서sudo apt-get update # apt-get 파일리스트 update sudo apt upgrade -y sudo apt install gcc -y # gcc 설치 sudo apt install g++ -y # g++ 설치 sudo apt install unzip -y # unzip 설치 sudo apt-get install libtinfo5 libncurses5 libxrender1 -y # vivado 구동을 위한 library 설치 sudo apt install libncurses5-dev libncursesw5-dev libtinfo-dev –y sudo apt-get install libxrender1 #libXrender.so.1 문제 sudo apt-get update #libXtst.so.6 문제 sudo apt-get install libxtst6 sudo apt-get install libxi6 libgconf-2-4 # libXi.so.6 문제 sudo apt-get install language-pack-en-base #영어 언어팩이 설치가 안되어 있는 경우도 있음 그 경우 Vivado가 실행이 안됨 (이를 확인하는 방법: locale -a)이전에 설치 하면서 오류가 있었기 때문에 설치가이드에 있는거 말고도 위와 같이 추가 설치 진행함(정확한 에러 원인을 못 찾았기 때문에 꼭 필요한지는 확실치 않음.) ./Xilinx_Unified_2022.2_1118_1232_Lin64.bin -- -b AuthTokengenAMD 이메일주소, 비밀번호 입력 ./Xilinx_Unified_2022.2_1118_1232_Lin64.bin -- -b ConfigGen Vivado (2), standard(1) 선택 vi /root/.Xilinx/install_config.txt설치 경로변경(home/nlo/tools/Xilinx), 필요없는거 설치 X(0으로 변경)(/mnt/d에 설치하지 않아도 리눅스가 D드라이브에 있기 때문에 D드라이브에 설치 됨.) ./Xilinx_Unified_2021.2_1021_0703_Lin64.bin -- -a XilinxEULA,3rdPartyEULA -b Install -c /root/.Xilinx/install_config.txt5. 「영상과 동일하게 (설치가이드북 step3)」 exit # root 계정 종료. source ./tools/Xilinx/Vivado/2022.2/settings64.sh # 설치한 Vivado 의 환경을 잡아주는 shell vivado & # vivado 실행되는지 확인 user계정에서 cd ~ #home디렉토리로 이동 vi .bashrc맨 밑줄에 입력모드(a 또는 Ins키)로 변경 후 source ./tools/Xilinx/Vivado/2022.2/settings64.sh 입력 후 저장하고 나가기(esc->:wq)삭제 후 다시 설치하고 싶을 땐 rm -rf tools와 같이 vivado를 설치한 디렉토리를 삭제하고 wsl --unregister Ubunut-22.04관리자 권한 powershell에서 위와 같이 우분투를 삭제한다. 그리고 다시 우분투에 들어가 username, password부터 다시 시작한다.
- 미해결설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
실습자료 다운로드 실패
실습자료 링크에 암호 넣은 후 아래처럼 "문제 발생" 페이지가 뜨네요. OneDrive 일시적 문제인 건지..
- 해결됨설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
Step 2. command line 으로 vivado 설치과정 오류질문
# 2021.2 이상 버전 은 다음과 같이 명령어를 치시면 됩니다. ./Xilinx_Unified_2021.2_1021_0703_Lin64.bin -- -a XilinxEULA,3rdPartyEULA -b Install -c /root/.Xilinx/install_config.txt step2 마지막 단계에서 문제가 생겼습니다 ㅜ_ㅜ입력을 하고 설치 과정에서 다음과 같은 오류가 뜹니다. 어떻게 해결해야 하나요?!
- 미해결설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
11장 카운터 실습 코드에 대한 질문입니다.
코드를 보면 카운터에는 else if 쪽에 cnt < 100으로 100 이전까지 1씩 증가하도록 하였고 always 카운터에서는 cnt_always == 100-1로 설계하셨는데 왜 cnt_always = 99으로 적지않고 저렇게 적으셨나요? 간혹 저렇게 9를 10-1로 적거나 연산을 넣어서 표기하는 경우를 본것같은데 왜 그렇게 하는지 궁금합니다.
- 미해결설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
chapter_1 ./build에 관하여 여쭙고 싶습니다.
vivado를 직접 실행시키는 것은 문제가 없는데 ./build를 치면 이렇게 뜨는데 해결 방법을 알 수 있을까요?
- 미해결설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
vivado 설치관련 질문입니다.
settings64.sh가 없다고 나와서 따라해봤는데 xvlog가 안되네요..여러변 처음부터 다시 해봐도 똑같습니다. 어떻게 해봐야할까요?
- 해결됨설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
Verilog Module argument에 대해 질문이 있습니다.
안녕하세요.Vivado Xilinx에서 찾을 수 있는 'xilinx_true_dual_port_no_change_2_clock_ram'의 Verilog 코드를 분석하다가 막힌 부분이 있어서 질문을 드립니다.이해가 되지 않는 부분은 모듈의 인자값 addra, addrb의 정의부분입니다.해당코드는 메모리를 정의해주는 코드이기에 메모리의 Depth길이에 따라서 input으로 받는 Address의 길이를 모듈내에 정의된 함수 'clogb2'로 설정합니다.궁금한것은 모듈내부에 정의된 함수로 모듈 인자값을 설정할 수 있는 것이 궁금합니다.무엇보다 본 코드는 Xilinx에서 제공한 것인데, RTL코드를 Block Design 모듈로 불러올때 함수를 사용하는 부분에서 Error가 나옵니다.(단, clogb2(RAM_PEPTH-1)를 다른 숫자로 치환하면 Error는 없음) module xilinx_true_dual_port_no_change_2_clock_ram #( parameter RAM_WIDTH = 18, // Specify RAM data width parameter RAM_DEPTH = 2048, // Specify RAM depth (number of entries) parameter RAM_PERFORMANCE = "HIGH_PERFORMANCE", // Select "HIGH_PERFORMANCE" or "LOW_LATENCY" parameter INIT_FILE = "" // Specify name/location of RAM initialization file if using one (leave blank if not) ) ( input [clogb2(RAM_DEPTH-1)-1:0] addra, // Port A address bus, width determined from RAM_DEPTH input [clogb2(RAM_DEPTH-1)-1:0] addrb, // Port B address bus, width determined from RAM_DEPTH input [RAM_WIDTH-1:0] dina, // Port A RAM input data input [RAM_WIDTH-1:0] dinb, // Port B RAM input data input clka, // Port A clock input clkb, // Port B clock input wea, // Port A write enable input web, // Port B write enable input ena, // Port A RAM Enable, for additional power savings, disable port when not in use input enb, // Port B RAM Enable, for additional power savings, disable port when not in use input rsta, // Port A output reset (does not affect memory contents) input rstb, // Port B output reset (does not affect memory contents) input regcea, // Port A output register enable input regceb, // Port B output register enable output [RAM_WIDTH-1:0] douta, // Port A RAM output data output [RAM_WIDTH-1:0] doutb // Port B RAM output data ); reg [RAM_WIDTH-1:0] BRAM [RAM_DEPTH-1:0]; reg [RAM_WIDTH-1:0] ram_data_a = {RAM_WIDTH{1'b0}}; reg [RAM_WIDTH-1:0] ram_data_b = {RAM_WIDTH{1'b0}}; // The following code either initializes the memory values to a specified file or to all zeros to match hardware generate if (INIT_FILE != "") begin: use_init_file initial $readmemh(INIT_FILE, BRAM, 0, RAM_DEPTH-1); end else begin: init_bram_to_zero integer ram_index; initial for (ram_index = 0; ram_index < RAM_DEPTH; ram_index = ram_index + 1) BRAM[ram_index] = {RAM_WIDTH{1'b0}}; end endgenerate always @(posedge clka) if (ena) if (wea) BRAM[addra] <= dina; else ram_data_a <= BRAM[addra]; always @(posedge clkb) if (enb) if (web) BRAM[addrb] <= dinb; else ram_data_b <= BRAM[addrb]; // The following code generates HIGH_PERFORMANCE (use output register) or LOW_LATENCY (no output register) generate if (RAM_PERFORMANCE == "LOW_LATENCY") begin: no_output_register // The following is a 1 clock cycle read latency at the cost of a longer clock-to-out timing assign douta = ram_data_a; assign doutb = ram_data_b; end else begin: output_register // The following is a 2 clock cycle read latency with improve clock-to-out timing reg [RAM_WIDTH-1:0] douta_reg = {RAM_WIDTH{1'b0}}; reg [RAM_WIDTH-1:0] doutb_reg = {RAM_WIDTH{1'b0}}; always @(posedge clka) if (rsta) douta_reg <= {RAM_WIDTH{1'b0}}; else if (regcea) douta_reg <= ram_data_a; always @(posedge clkb) if (rstb) doutb_reg <= {RAM_WIDTH{1'b0}}; else if (regceb) doutb_reg <= ram_data_b; assign douta = douta_reg; assign doutb = doutb_reg; end endgenerate // The following function calculates the address width based on specified RAM depth function integer clogb2; input integer depth; for (clogb2=0; depth>0; clogb2=clogb2+1) depth = depth >> 1; endfunction endmodule