-
질문 & 답변
카테고리
-
세부 분야
반도체
-
해결 여부
미해결
카운터 코드 질문 드립니다!
22.01.01 22:11 작성 조회수 127
1
안녕하세요 강의 복습중에 의문이 생겨 질문드립니다.
강의에서 카운터를 설계할 때 reg [6:0] cnt를 선언하여 값을 받은 후
o_cnt에 할당을 해주는데 그냥 바로 o_cnt를 always문에 넣어서 값을 받으면 안되나요?
다른 이유가 있는것인지 궁금합니다.
설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
[HDL 11장] 설계능력 향상을 위한 Counter 제대로 이해해보기 (실습편)
강의실 바로가기
답변을 작성해보세요.
1
설계독학맛비
지식공유자2022.01.01
안녕하세요 :)
질문 주신대로 output reg [6:0] o_cnt; 로 선언 후, 기존의 cnt 를 대체해서 사용하셔도 무방합니다.
사용 이유는 제 코딩 스타일이 port 선언에는 reg 를 잘 사용하지 않아서 입니다.
편하신 걸로 사용하시면 돼요.
즐공하세요 :)
답변 1