-
카테고리
-
세부 분야
반도체
-
해결 여부
미해결
Testbench ./build 시 오류..
21.12.12 13:14 작성 조회수 209
1
- 학습 관련 질문을 남겨주세요. 상세히 작성하면 더 좋아요!
- 먼저 유사한 질문이 있었는지 검색해보세요.
- 서로 예의를 지키며 존중하는 문화를 만들어가요.
- 잠깐! 인프런 서비스 운영 관련 문의는 1:1 문의하기를 이용해주세요.
- 먼저 유사한 질문이 있었는지 검색해보세요.
- 서로 예의를 지키며 존중하는 문화를 만들어가요.
- 잠깐! 인프런 서비스 운영 관련 문의는 1:1 문의하기를 이용해주세요.
안녕하세요 Testbench 빌드하는 과정중에
계속 오류가 나서 질문드립니다
코딩은 맞게 했고
비슷한 질문 글 찾아보니 gcc 오류 인가 싶어서
sudo apt install gcc 를 해도 어떤 문제인지 잘 모르겠습니다..
설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
[HDL 2장] Testbench 와 DUT (Design Under Test) 란?
강의실 바로가기
답변을 작성해보세요.
1
![김해준님의 프로필](https://cdn.inflearn.com/public/main/profile/default_profile.png?w=48)
김해준
질문자2021.12.12
정말 감사합니다 하나하나 다 비교해보니 clock 변수 선언에 _en을 해주지 않아서 발생한 문제였어요.
./build 성공하고 waveform 확인하여 파형이 100ns 단위로 잘 나오는것 까지 확인했습니다.
0
설계독학맛비
지식공유자2021.12.12
안녕하세요 :)
직접 코드를 타이핑 하신 것 같아요. 좋은 방법입니다. 에러메세지를 해석해보시겠어요?
"clock" 이란 변수가 선언되어있지 않다고 하네요. 타이핑에는 문제가 없을까요?
메세지를 잘 확인해보시면 해결에 도움이 되실꺼에요.
답변 2