안녕하세요.
Verilog를 이용한 FPGA 활용2 - DDR Controller
강의가 오픈되었습니다.
DDR Memory는 영상처리에서 매우 중요하게 사용됩니다.
이번 강의는 DDR Memory Controller를 구현하는 방법을 아주 자세하게 설명하고 있습니다.
Memory IP 생성
Memory IP Simulation 통한 동작 이해
범용으로 사용가능한 User Interface Logic 설계
User Interface Logic을 이용한 Memory 전영역 read/write test
User Interface Logic을 이용한 Frame Buffer 구현
본 강의를 통하여 DDR Memory Controller를 Master 할 수 있도록 구성하였습니다.
강의 오픈 기념으로 5일간 50% 할인 쿠폰을 제공하여 드립니다.
본 강의를 통하여 많은 분들에게 유익한 자료가 될 수 있길 기대합니다.
추운 날씨에 건강 유의하시고
하시는 일들 가운데 좋은 일들이 가득하길 기원합니다.
감사합니다.
