AI半導体をFPGAで直接設計し、実装します
現職の大学教授として、システム半導体産業での30年の経験とAI半導体の研究・教育ノウハウを詰め込みました。
サムスン電子DS部門のシステム半導体研究員を皮切りに、イギリスおよびドイツ法人のディレクター、システムLSIマーケティング・営業グループ長を経て、現在半導体工学を教える教授が自ら設計し、FPGAで検証した実践型カリキュラムです。
単にFPGAの使い方を学ぶ教育ではありません。
AIアルゴリズムを理解し → NPUとCPUをRTLで直接設計し → FPGAに実装し → 実際のハードウェアで検証して → 最終的にAI SoCまで拡張するプロセスを目指します。..
AI Algorithm → RTL Design → FPGA Implementation → Bit-True Verification → AI SoC
理論を超えて実際のAIハードウェア実装へ
バラバラになった断片的な知識だけでは、システムレベルのAI半導体設計能力に到達することは困難です。
受講生は、完成されたブラックボックスIPを使用するだけにとどまりません。AI NPUとRISC-V CPUを直接設計し、メモリと周辺機器を統合し、最終的に自分だけのAI SoCを構築できるシステム設計能力を段階的に備えることを目標とします。
トランジスタとデジタル回路の基礎から始まり、FPGA、CPU、NPUを経てTransformerとLLM加速ハードウェアまで繋げます。
研究結果を実際のFPGAハードウェアで検証します。
目で見ているだけの講義ではありません。理論や単純なシミュレーションで終わらせず、直接設計したAI半導体回路を実際のFPGAで動作させ、PythonモデルとRTLの結果が1ビットまで一致するBit-True検証を行います。
講師のAI半導体・FPGA・RISC-V関連のKCI登載論文4編を含む研究結果も教育コンテンツと連携させ、研究で検証した技術を実際の設計とFPGA実装へと繋げます。
独自開発したRISC-V CPUをはじめ、画像学習用のPythonコードやVerilog RTLなど、実習に必要なソースコードを公開します。
普及型のArty S7-25 FPGAボードと無料のVivado設計ツールを中心に構成し、学習者が自ら設計・実装・検証する全過程を再現できるようにしました。
途切れのないフルスタックロードマップ:基礎からmini LLMアクセラレータまで
すべての講義は独立した断片ではなく、一つの巨大なシステムを完成させていく旅程です。
Step 1: AI理論および画像処理の基礎 (Machine Learningを含む)
Step 2: AIアクセラレータ(NPU)設計および検証 (Machine Learningを含む)
Step 3: RISC-V CPU設計およびシステム統合
Step 4: 高度なAI SoCの実装およびmini LLM加速プラットフォームへの拡張(継続的なコンテンツアップデート)
客観的な検証指標
本過程のすべての設計成果物は、グローバル標準と学界の厳格な検証を経ております。
RISC-V アーキテクチャ検証:自社開発 RISC-V CPU、国際財団公式コンプライアンステスト(ACT)通過およびソースコード公開 (GitHub)
学術的権威:単独著者 学術論文4編(KCI A等級 著名学術登載誌 IJIBC)
グローバルな認定:グローバルAmazon技術書2冊出版(ベストセラー3位達成)
実際の動作検証済み:RV32I CPU、NPU、ビジョンシステム、GPS、Transformer、AURA-Edge SoCなど、主要IPのArty S7環境での完全動作を確認
挑戦してください。直接コードをボードに書き込み、結果を確認するこの過程が終わる頃には、皆さんは以前とは全く異なる視点を持ったハードウェアエンジニアへとレベルアップしているはずです。