NEW

FPGAで作る実践ハードウェア — デジタル時計からリアルタイムカメラ映像まで

Name: FPGAで作る実践ハードウェア — デジタル時計からリアルタイムカメラ映像まで
Price: 99000 KRW

Verilogの文法は学んだものの、「それで何を作ればいいのか？」で立ち止まっている方のための講座です。FPGAボード1枚で、デジタル時計、超音波距離センサー、OLEDディスプレイ、リアルタイムカメラ映像まで、4つのハードウェアを直接設計します。出力から入力・制御、ディスプレイ、映像へと難易度を上げながら、目に見える成果物を作ることでデジタル設計を体得します。半導体業界30年の経歴を持つ現職教授が、実際のFPGAで検証済みの内容だけを教えます。

1名が受講中です。

難易度初級

受講期間 無制限

EdgeChipLab

FPGA

Verilog HDL

vivado

simulation

digital-logic

FPGA

Verilog HDL

vivado

simulation

digital-logic

受講後に得られること

FPGAで実際に動作するハードウェア（時計・距離センサー・ディスプレイ・カメラ）を直接作る能力
カウンター・分周・TDM・FSMなど、デジタル設計の核心回路を自ら実装する能力
Pmod周辺機器（7セグメント・超音波・OLED・カメラ）をFPGAに接続し、制御する能力
SPI通信・クロックドメインクロッシング（CDC）・フレームバッファなど、実践的なインターフェース設計の経験
テストベンチ・シミュレーション検証からVivado実機実装までの全体フロー
ポートフォリオ・面接ですぐに使える、目に見える4つの完成プロジェクト

■ この講義は

Verilogの文法は習得したけれど、「それで、これを使って何を作ればいいの？」と行き詰まっている方が多くいらっしゃいます。この講義がその答えです。FPGAボード1枚といくつかの周辺機器で、実際に動作する4つのハードウェアを直接設計します。出力（デジタル時計）→ 入力・制御（超音波センサー）→ ディスプレイ（OLED）→ リアルタイム映像（カメラ）の順に難易度が上がり、各段階でデジタル設計の核心的な概念を一つずつ体得していきます。

■ 4つの実習（それぞれ目に見える成果物）

· Lab 1. 7セグメントデジタル時計 — カウンター・分周・TDMでMM:SS時計を完成

· Lab 2. スマート超音波計測システム — ToF原理・FSMによる距離測定とLEDアラーム

· Lab 3. OLED イメージディスプレイ — SPIで画像表示・切り替え・アニメーション

· Lab 4. リアルタイムカメラ映像処理 — カメラ映像をCDC・フレームバッファ経由でOLEDにリアルタイム出力

■ 各実習の流れ（共通）

概要・理論 → RTLコード分析 → Vivado設計実習 → シミュレーション検証 → FPGA実機動作

理論だけを知るのではなく、実際に設計し、動作させて検証する全過程を経験します。

■ この講義の特徴

· 目に見える4つの成果物 — 時計・センサー・ディスプレイ・カメラ。ポートフォリオや面接ですぐに活用できます。

・出力からリアルタイム映像まで、難易度が自然に上がっていく完結したカリキュラム

· 最後のLab 4はこれまでの実習の集大成 — Lab 3のOLED制御を再利用してカメラシステムを完成させます。

・すべてのソース（RTL・Testbench・XDC・Python）をGitHubで全面公開 — ダウンロードして即座に再現可能

■ このような方におすすめします

· Verilogの文法は学んだが、実際に何を作ればいいか分からず途方に暮れている方

・FPGAで目に見える成果物を作ってみたい専攻学部生

· 半導体・組み込み分野への就職を準備中で、実習ポートフォリオが必要な方

・シミュレーション経験のみで、実際のボード・周辺機器の制御は初めての方

■ 前提知識

・Verilog-HDLの基礎（文法が不安な場合は無料動画で先行学習可能）

・デジタル論理回路の基礎

· Vivadoのインストールおよび基本操作

■ 実習環境

・FPGAボード: Digilent Arty S7-25

· 周辺機器: Pmod SSD ×2, Pmod MAXSONAR, Pmod OLEDrgb(SSD1331), OV2640 カメラ

（各実習に必要な部品は、該当する講義内で案内します）

・ツール：Xilinx Vivado（無料）

・実習ソース：GitHubにて全面公開 (github.com/estlit/SemiconductorSchool-Labs)

■ 参考

本講義のすべての設計・実装内容は講師が直接制作しており、ナレーション（音声）はTTSで制作されました。

こんな方に
おすすめです

学習対象は
誰でしょう？

Verilogの文法は学んだものの、実際に何を作ればいいか分からず途方に暮れている方
FPGAで目に見える成果物を作ってみたい電子・コンピュータ工学専攻の学生
半導体・組み込み分野への就職を準備しており、実習ポートフォリオが必要な方
シミュレーションしか経験がなく、実際のボード・周辺機器の制御は初めての方

前提知識、
必要でしょうか？

Verilog-HDL 基礎 (文法が不足している場合は、私が制作したYouTubeの無料動画で先行学習が可能)
デジタル論理回路の基礎
Vivadoのインストールおよび基本使用

こんにちは
EdgeChipLabです。

半導体産業30年の経歴（サムスン電子）を持つ、現職の大学教授です。

サムスン電子DS部門システム半導体研究員、イギリス・ドイツ法人Director、システムLSIマーケティング・営業グループ長を経て、現在は大学で次世代半導体設計を教えています。

トランジスタからCPU・NPU・AI SoCまで、自ら設計した回路が実際のFPGAで動作する過程を教えます。特に本講義は、インターネットの断片的な知識を集めたものではなく、講師自身の学術研究と検証済みの設計を実際のFPGAハードウェアで実装し、Bit-Trueで検証した成果物です。独自開発したRISC-V CPUを含むすべてのソースコードはGitHubで公開されており、普及型FPGA（Arty S7-25）と無料ツール（Vivado）だけで、誰でも直接再現し検証することができます。

すべての講義は一つのカリキュラムとして繋がっています。AI理論から始まり、画像処理、AIアクセラレータ（NPU）の設計・検証へと続き、今後はRISC-V CPU、NPU深化、AI SoC、mini LLMに至る高級・専門課程へと拡張されます。（コンテンツは継続的にアップデートされます。）

[検証可能な経歴]

- 自社開発RISC-V CPU — RISC-V国際財団公式コンプライアンステスト(ACT)合格、ソースコード公開

- 単独著者学術論文4編(KCI著名学術登載誌 IJIBC)

- Amazon出版書籍2冊(AI NPU System Design with Python and Verilogなど、ベストセラー3位にランクイン)

- RV32I CPU・NPU・ビジョン・AURA-Edge SoCをArty S7で動作検証

YouTube @EdgeChipLab · GitHub github.com/estlit

カリキュラム

全体

4件 ∙ (2時間 24分)

セクション 1．Lab 1 · 7セグメントデジタル時計

1件 ∙ (30分)

1. 7セグメントデジタル時計 — カウンタ・分周・TDMで作るMM:SS時計
30:41

セクション 2．Lab 2 · 超音波計測システム

1件 ∙ (39分)

2. 超音波計測システム — ToF・FSMによる距離測定とLEDアラーム
39:38

セクション 3．Lab 3 · OLED 画像ディスプレイ

1件 ∙ (45分)

3. OLEDイメージディスプレイ — SPIで画像表示・切り替え・アニメーション
45:32

セクション 4．Lab 4 · リアルタイムカメラ映像処理

1件 ∙ (28分)

講座掲載日: 2026/07/22

最終更新日: 2026/07/22

受講レビュー

まだ十分な評価を受けていない講座です。

みんなの役に立つ受講レビューを書いてください！

EdgeChipLabの他の講座

知識共有者の他の講座を見てみましょう！

FPGAで作るAIアクセラレータ — 画像処理からCNN学習・ハードウェア検証まで

EdgeChipLab

￥28,454

早割

39%

￥17,183

中級以上 / FPGA, Verilog HDL, vivado, CNN, AI, image-classification, verification

New

FPGAとVerilogは学んだものの、「それで、AIアクセラレータをどうやって直接作るのか？」という段階で立ち止まってしまう方が多くいます。この講義はその疑問を解消します。普及型FPGA一枚と無料ツールだけで、手作業で設計した3×3カーネルから始まり、CNNを直接学習させ、学習済み重みをINT8に量子化してハードウェアに実装した後、Pythonモデルと1ビットの狂いもなく一致するか（Bit-True）まで検証します。半導体業界30年の経歴を持つ現職教授として、実際のFPGAで検証した内容のみを「動作する回路」として教えます。理論ではなく、自ら設計し証明する経験を通じて、ファブレス設計・AI半導体分野で通用する実践的なスキルを身につけることができます。

中級以上

FPGA, Verilog HDL, vivado

FPGAで作るAIアクセラレータ — 画像処理からCNN学習・ハードウェア検証まで

EdgeChipLab

￥28,454

早割

39%

￥17,183

中級以上 / FPGA, Verilog HDL, vivado, CNN, AI, image-classification, verification

New

似ている講座

同じ分野の他の講座を見てみましょう！

設計独学's Verilogマスター Season 2 (実践コーディングテストの決定版：高難易度問題で完成させる転職フリーパス)

semisgdh

￥35,660

中級以上 / Verilog HDL, FPGA, system-verilog, rtl

Update

頻繁な回答

Season 1が実力点検と基礎固めだったとするならば、Season 2はただ「合格と転職」のためだけの実戦圧縮トレーニングです。単なる文法やゲートレベルを超え、実際に大手企業や外資系の現場、そしてコーディングテストで頻出する最上位の高難易度モジュール（CDC、同期/非同期FIFO、AMBA APB、SPI、I2C、FIRフィルタなど）を直接設計してみます。面接官の深掘りするような圧迫質問にも揺るがない、確かな設計能力が必要ですか？地方大学から外資系半導体企業への転職を成し遂げたETAの実戦ノウハウのすべてと、コーディングテストの決定版といえる問題たちをこの講義にすべて詰め込みました。最後のシーズン、あなたの転職フリーパスを完成させてください。

中級以上

Verilog HDL, FPGA, system-verilog

設計独学's Verilogマスター Season 2 (実践コーディングテストの決定版：高難易度問題で完成させる転職フリーパス)

semisgdh

￥35,660

中級以上 / Verilog HDL, FPGA, system-verilog, rtl

Update

頻繁な回答

設計独学's Verilogマスター Season 1 (実践コーディングテスト問題で完成するデジタル設計エンジニアのキャリアアップ)

semisgdh

￥35,660

初級 / Verilog HDL, system-verilog

4.9

(13)

100+

Update

頻繁な回答

あなたの設計スキルを点検する時間です。半導体回路設計において最も重要な言語、それはVerilogです。国内外の回路設計面接で実際に出題された問題を直接解きながら、Verilogの実力をセルフチェックしてみてください。 Verilogコーディングテストは、今や選択ではなく必須です。地方大学出身からスタートし、外資系半導体企業に入社したETAさんの実践的なヒントをお見逃しなく。

初級

Verilog HDL, system-verilog

設計独学's Verilogマスター Season 1 (実践コーディングテスト問題で完成するデジタル設計エンジニアのキャリアアップ)

semisgdh

￥35,660

初級 / Verilog HDL, system-verilog

4.9

(13)

100+

Update

頻繁な回答

設計独学MATBIの実践 Verilog HDL Season 2 (AMBA AXI4 完全征服)

semisgdh

￥49,887

中級以上 / Verilog HDL, FPGA, amba, Embedded

4.9

(51)

600+

Update

頻繁な回答

設計独学とともにVerilog HDLを利用して、SoCバスの基本となるAMBA AXI4の設計とVIP検証の経験を積みましょう！

中級以上

Verilog HDL, FPGA, amba

設計独学MATBIの実践 Verilog HDL Season 2 (AMBA AXI4 完全征服)

semisgdh

￥49,887

中級以上 / Verilog HDL, FPGA, amba, Embedded

4.9

(51)

600+

Update

頻繁な回答

設計独学맛비's 実戦 Verilog HDL Season 1 (クロックから内部メモリまで)

semisgdh

￥32,150

初級 / Verilog HDL, FPGA, Embedded

5.0

(180)

1,700+

頻繁な回答

実務者と一緒に Verilog HDL を使用して、非メモリ半導体の設計の基本的な知識と経験を積んでみましょう。

初級

Verilog HDL, FPGA, Embedded

設計独学맛비's 実戦 Verilog HDL Season 1 (クロックから内部メモリまで)

semisgdh

￥32,150

初級 / Verilog HDL, FPGA, Embedded

5.0

(180)

1,700+

頻繁な回答

FPGAにUARTを実装する

EasyFPGA

￥3,695

初級 / FPGA, system-verilog, uart, vivado

5.0

(3)

ミッション

UARTは最も基本的で広く活用されているシリアル通信方式であり、FPGA設計に初めて触れる初心者にとって非常に適した学習テーマです。本講義では、UARTの通信原理とフレーム構造を詳細に理解し、これを基にRTL(Register Transfer Level)設計を通じて送受信ロジックを直接実装する過程を進めます。FPGA上でUARTを実装することで、デジタル回路設計能力を体系的に養い、シミュレーションおよび検証を通じて実際のハードウェアレベルでの動作を確認する経験を積むことができます。また、Soft ProcessorであるMicroBlazeとXilinx UART IPを活用した方式も共に学習し、プロセッサベースのシステム設計フローおよびインターフェース構成を幅広く理解するようになります。これにより、論理設計とプロセッサ設計を網羅する包括的な開発能力を身につけることができます。

初級

FPGA, system-verilog, uart

FPGAにUARTを実装する

EasyFPGA

￥3,695

初級 / FPGA, system-verilog, uart, vivado

5.0

(3)

ミッション

Verilog FPGA Program 1 (Zynq mini 7020)

alex

￥14,227

初級 / Verilog HDL, FPGA, zynq

5.0

(4)

この講義を通じて、受講生はZynqボードを活用してVerilogを実装する内容を学びます。

初級

Verilog HDL, FPGA, zynq

Verilog FPGA Program 1 (Zynq mini 7020)

alex

￥14,227

初級 / Verilog HDL, FPGA, zynq

5.0

(4)

Verilog FPGA Program 6 - DDR Arbiter (Arty A7-35T)

alex

￥14,227

初級 / FPGA, Verilog HDL

5.0

(3)

本講義はDDR Memory Arbiterを実装します。

初級

FPGA, Verilog HDL

Verilog FPGA Program 6 - DDR Arbiter (Arty A7-35T)

alex

￥14,227

初級 / FPGA, Verilog HDL

5.0

(3)

Verilog FPGA Program 6 - DDR Arbiter (HIL-A35T)

alex

￥14,227

初級 / Verilog HDL, FPGA

本講義はDDR Memory Arbiterを実装します。

初級

Verilog HDL, FPGA

Verilog FPGA Program 6 - DDR Arbiter (HIL-A35T)

alex

￥14,227

初級 / Verilog HDL, FPGA

FPGAで作る実践ハードウェア — デジタル時計からリアルタイムカメラ映像まで

受講後に得られること

こんな方に おすすめです

こんにちは EdgeChipLabです。

カリキュラム

受講レビュー

EdgeChipLabの他の講座

似ている講座

こんな方に
おすすめです

こんにちは
EdgeChipLabです。