FPGA実装のためのRISC-V CPU設計 ③ RV32I 40個の命令を備えたFull CPUを自作する

RISC-V命令の動作原理を出発点として、5段パイプライン構造の32ビットCPUを自ら設計し、Verilog RTLの実装からシミュレーション検証、FPGAでの実機動作までを完成させる実践的なCPU設計コースです。 RV32Iの40命令の中から、CPUの基本構造を学ぶために必要な14命令を選定し、TinyRV32Iを段階的に構築します。データパス、パイプラインレジスタ、ALUと制御回路、Branch、Hazard、Stall・Flush、Memory-Mapped I/Oなど、実際のCPUを構成する主要な構造を自ら設計・検証します。 講義で使用するVerilog RTL、Testbench、Assemblyプログラム、Memory Image、FPGA制約ファイルを提供し、最終的にはArty S7-25 FPGA上で、自ら設計したCPUにより実際のプログラムを実行します。 本コースはここで終わりではありません。TinyRV32Iを通じてCPUの基本構造を完成させた後、後続コースではRV32Iの40命令すべてをサポートするFull RV32I CPUへと拡張する、段階的なCPU設計シリーズへと続きます。

CPUを作ろうと決心すると、たいてい回路図から探し始めます。ところが、図面を広げた瞬間に答えられない質問が生じます。「このブロックはなぜここにあるべきなのか？」「レジスターを読み取るポートはなぜ2つなのか？」 答えはすべて命令にあります。命令が何を要求しているかを知れば、どのような回路が必要かが決まります。逆の順序では成り立ちません。 RISC-Vの講義はすでにいくつもあります。しかし、その多くはスライドに値を表示して「こうなります」と言って次に進んでしまいます。受講生はその値が正しいか確認する方法がありません。 この講義では、Python命令実行シミュレーターを一緒にお渡しします。run ADDと打てば、その場で機械語が組み立てられ、32ビットがフィールドごとに展開され、レジスターがどのように変わるかが画面に表示されます。教材のすべての数字はこのツールの実行結果であり、皆さんの画面で全く同じように再現されます。 商用デバッガーはライセンスが必要で、シミュレーターはインストールが壁になります。このツールはPythonさえあれば十分です。ボードも、ライセンスも、インストールも必要ありません。 RV32I命令40個を一つも漏らさず直接実行しながら、回路が何をすべきかを自ら見つけ出す過程です。

NPU・トランスフォーマーアクセラレータ・mini LLMのようなAI半導体を直接設計するには、その内部の演算がなぜ行われるのかを理論として知る必要があります。この講義は、一つのニューロンからCNN・トランスフォーマー・LLMまで、ハードウェア設計に不可欠な理論のエッセンスだけを抽出して3編に凝縮しました。数式の暗記ではなく「なぜそうなるのか」という直感を通じて、半導体産業30年の経歴を持つ現職教授が、ソフトウェア理論とハードウェア実装を一つに繋ぎます。

FPGAとVerilogは学んだものの、「それで、AIアクセラレータをどうやって直接作るのか？」という段階で立ち止まってしまう方が多くいます。この講義はその疑問を解消します。普及型FPGA一枚と無料ツールだけで、手作業で設計した3×3カーネルから始まり、CNNを直接学習させ、学習済み重みをINT8に量子化してハードウェアに実装した後、Pythonモデルと1ビットの狂いもなく一致するか（Bit-True）まで検証します。半導体業界30年の経歴を持つ現職教授として、実際のFPGAで検証した内容のみを「動作する回路」として教えます。理論ではなく、自ら設計し証明する経験を通じて、ファブレス設計・AI半導体分野で通用する実践的なスキルを身につけることができます。

Verilogの文法は学んだものの、「それで何を作ればいいのか？」で立ち止まっている方のための講座です。FPGAボード1枚で、デジタル時計、超音波距離センサー、OLEDディスプレイ、リアルタイムカメラ映像まで、4つのハードウェアを直接設計します。出力から入力・制御、ディスプレイ、映像へと難易度を上げながら、目に見える成果物を作ることでデジタル設計を体得します。半導体業界30年の経歴を持つ現職教授が、実際のFPGAで検証済みの内容だけを教えます。

VerilogとEDAツールを学ぼうとして諦めてしまいましたか？NPUを直接設計する半導体学科の教授が、9つのエクセルファイルでCPUからNPUまで計算しながら理解する方法を伝授します。

機械学習を学ぶと、精度を上げる方法を身につけます。ところが、そのモデルを実際のチップに載せようとした瞬間、誰も教えてくれなかった疑問が残ります。このモデルは何回乗算を行うのでしょうか？何をどれだけ記憶しておく必要があるのでしょうか？現在目標としているチップの仕様で、その要求に対応できるのでしょうか？ 機械学習の教科書は精度について語り、半導体の教科書は回路について語りますが、その間をつなぐ資料はほとんどありません。私はRISC-V CPUとNPUをFPGAで実装しながら、この隔たりに何度も直面しました。精度が最も高いモデルが、実際にはボードに収まらないという状況です。 本講座では、6つのアルゴリズムをPythonで実際に作りながら、作るたびに乗算、比較、メモリ、精度を測定します。そして、その値を実際のFPGAボードのリソースに換算します。乗算が何回という言い方だけでは規模を推し量れませんが、ボードの何パーセントかと言われれば判断できるからです。 9つのLabを経て6つのモデルを1つの表にまとめると、予想とは異なる全体像が見えてきます。乗算を数えるために9つのLabを費やしたのに、実際に足を引っ張っていたのは乗算ではありませんでした。その後、実数を整数に落とし込み、桁数を管理し、回路を評価する基準まで作ります。 FPGAボードは必要ありません。Pythonだけで進め、ボードは測定値を換算する基準としてのみ使用します。

ニューラルネットワークをFPGAに実装する — 言葉には馴染みがありますが、実際に成し遂げた人は稀です。 キャップストーン、競技会、卒業制作で一歩先を行きたいなら、モデルを学習させるだけでなく、その演算が実際のチップの中でどのように動くのかを自ら作り、証明できなければなりません。この講義は、まさにその点、理論と実物ハードウェアの間のギャップを埋めるお手伝いをします。 MNISTの数字を認識するニューラルネットワークアクセラレータ（NPU）を、スペックの読み解きからPythonゴールデンモデル、Verilog RTL設計、FPGA検証まで、最初から最後まで自ら完成させます。ラインバッファと並列MACで作るConv層、ReLU・MaxPool・Flattenを経て全結合層とArgmaxまで — 9つのブロックを一つのチップに統合し、"Pythonの正解とハードウェアの出力が1ビットも違わない（Bit-True）"ことを自ら証明します。シミュレーションは正常に動くのに結果だけが微妙に異なる、そんなもどかしい瞬間を乗り越える方法まで講義に込めました。 整数量子化、配列の軸順序の変換、アキュムレータのオーバーフロー防止など、一般的なディープラーニングの教材では扱われない実戦的なノウハウを一つずつ解説します。私はRISC-V CPU設計とFPGA Bit-True検証を長年手がけてきた中で経験した試行錯誤を、皆さんが繰り返さないようこの講義に凝縮しました。講義が終わる頃には、"自ら設計し、証明した"と言える完成されたハードウェアプロジェクトが手元に残ります。

RISC-V命令の動作原理を出発点として、5段パイプライン構造の32ビットCPUを自ら設計し、Verilog RTLの実装からシミュレーション検証、FPGAでの実機動作までを完成させる実践的なCPU設計コースです。 RV32Iの40命令の中から、CPUの基本構造を学ぶために必要な14命令を選定し、TinyRV32Iを段階的に構築します。データパス、パイプラインレジスタ、ALUと制御回路、Branch、Hazard、Stall・Flush、Memory-Mapped I/Oなど、実際のCPUを構成する主要な構造を自ら設計・検証します。 講義で使用するVerilog RTL、Testbench、Assemblyプログラム、Memory Image、FPGA制約ファイルを提供し、最終的にはArty S7-25 FPGA上で、自ら設計したCPUにより実際のプログラムを実行します。 本コースはここで終わりではありません。TinyRV32Iを通じてCPUの基本構造を完成させた後、後続コースではRV32Iの40命令すべてをサポートするFull RV32I CPUへと拡張する、段階的なCPU設計シリーズへと続きます。

CPUを作ろうと決心すると、たいてい回路図から探し始めます。ところが、図面を広げた瞬間に答えられない質問が生じます。「このブロックはなぜここにあるべきなのか？」「レジスターを読み取るポートはなぜ2つなのか？」 答えはすべて命令にあります。命令が何を要求しているかを知れば、どのような回路が必要かが決まります。逆の順序では成り立ちません。 RISC-Vの講義はすでにいくつもあります。しかし、その多くはスライドに値を表示して「こうなります」と言って次に進んでしまいます。受講生はその値が正しいか確認する方法がありません。 この講義では、Python命令実行シミュレーターを一緒にお渡しします。run ADDと打てば、その場で機械語が組み立てられ、32ビットがフィールドごとに展開され、レジスターがどのように変わるかが画面に表示されます。教材のすべての数字はこのツールの実行結果であり、皆さんの画面で全く同じように再現されます。 商用デバッガーはライセンスが必要で、シミュレーターはインストールが壁になります。このツールはPythonさえあれば十分です。ボードも、ライセンスも、インストールも必要ありません。 RV32I命令40個を一つも漏らさず直接実行しながら、回路が何をすべきかを自ら見つけ出す過程です。

設計独学とともにVerilog HDLを利用して、SoCバスの基本となるAMBA AXI4の設計とVIP検証の経験を積みましょう！

Season 1が実力点検と基礎固めだったとするならば、Season 2はただ「合格と転職」のためだけの実戦圧縮トレーニングです。 単なる文法やゲートレベルを超え、実際に大手企業や外資系の現場、そしてコーディングテストで頻出する最上位の高難易度モジュール（CDC、同期/非同期FIFO、AMBA APB、SPI、I2C、FIRフィルタなど）を直接設計してみます。 面接官の深掘りするような圧迫質問にも揺るがない、確かな設計能力が必要ですか？地方大学から外資系半導体企業への転職を成し遂げたETAの実戦ノウハウのすべてと、コーディングテストの決定版といえる問題たちをこの講義にすべて詰め込みました。最後のシーズン、あなたの転職フリーパスを完成させてください。

Verilogの文法は学んだものの、「それで何を作ればいいのか？」で立ち止まっている方のための講座です。FPGAボード1枚で、デジタル時計、超音波距離センサー、OLEDディスプレイ、リアルタイムカメラ映像まで、4つのハードウェアを直接設計します。出力から入力・制御、ディスプレイ、映像へと難易度を上げながら、目に見える成果物を作ることでデジタル設計を体得します。半導体業界30年の経歴を持つ現職教授が、実際のFPGAで検証済みの内容だけを教えます。

オープンソースベースの最新CPUアーキテクチャであるRISC-Vの核心概念と実用的なヒントを、分かりやすく詳細に解説します。

システムソフトウェアの基本中の基本、最新Armアーキテクチャ（Armv7-A）の核心を『システムソフトウェア開発のためのArmアーキテクチャの構造と原理』の著者がしっかりとお教えします！

本講義はDDR Memory Arbiterを実装します。

スイッチ一つから始まり、計算、記憶、命令を処理する装置を一つずつ直接作りながら、私たちが毎日使うコンピューターがどのように構成されているかを深く理解することができます。コンピューター科学の核心概念を一つに繋いでみる統合的な経験を求める方々にお勧めします。 この講義は世界的に有名なNand2Tetris講義の韓国語バージョンであり、原著者の許可および要請に基づいて構成されました。 キーワード: Nand, HDL, ALU, PC, RAM, CPU

本講義では、DDR Memory Arbiterを実装します。