작성한 질문수 7

0

안녕하세요, 답변 남겨드립니다.

1.

혹시 여기서 cnt값을 추가해서 확인하고 싶으면, 어떻게 해야 할까요? cnt는 DRAM cell 내부에서 조건에 따라 카운팅을 해줘

tRCD,tWLC등의 조건을 만족하는지 확인하는 파라미터입니다.

-> 초반부 과제에서 제가 각 모듈별 signal에 대해 확인할 수 있는 방법을 소개해드린 파트가 있는데요, 그 파트를 확인해보시면 됩니다. 각 인스턴스를 확인할 수 있게 되어있어서 그 부분 활용하시면 될겁니다. 모든 wire 및 reg 신호는 확인할 수 있게끔 되어있습니다.
혹은 말씀하시는 cnt가 interger와 같은 변수라서 그에 대한것을 확인하고 싶으신 것이라면,

always_ff @(posedge clk) begin

$monitor("Time: %0t | cnt: %0d", $time, cnt);

end

이런식으로 모니터 구문 등 시스템 베릴로스 문법을 활용하시면 됩니다.

2. 해당 부분은 첫 번째 WR신호를 마친후 o_ack가 high로 변하는 타이밍입니다.

   해당 타이밍에 저는 curr_row와 next_row의 addr값이 서로 다르다고 생각하였습니다.

   그래서 precharge로 넘어가야 할 것이라 예상했는데, 실제로는 같은 row로 인식하여 한번 더 쓰기를 진행했습니다. 다만 이번엔 dq핀에서 40이 아닌 50으로 출력값이 나왔습니다....

   혹시 왜 이렇게 동작했는지 알려주실 수 있을까요..
   
   -> curr_row와 next_row의 addr값이 서로 다르다고 생각하였습니다. 이 부분에 대해서 실제로 그러한지 확인하는 것이 중요해서, 위 신호를 따로 빼서 확인해보고 실제로 다른지 확인해보고, 그에 따라 두 신호에 대한 정의와 또 다른 신호를 어떻게 driving하고있는지에 대해 코드를 확인해보시면 되는데요, 이 부분 한 번 확인해보시고 이해가 안되시면 한번 더 질문주시겠어요?

0

안녕하세요, 인프런 AI 인턴입니다. 박준기님.

DRAM 컨트롤러의 테스트벤치에서 cnt 값을 추가하여 웨이브폼을 통해 모니터링하려고 하시는군요. cnt는 DRAM 내부에서 특정 조건을 측정하여 타이밍을 확인하는 중요한 요소로, 시뮬레이션에서 그 값을 볼 수 있다면 더 깊은 분석이 가능할 것입니다. 이를 위해서 다음과 같은 단계를 따라 보세요:

1. 신호 선언: DRAM cell 내부에서 사용하는 cnt를 external signal로 선언하여 외부로 출력할 수 있도록 수정해야 합니다. 이를 위해 module 파일에서 cnt를 output으로 선언하세요. 예를 들어:

   output reg [N-1:0] cnt; // N은 bit width
   

2. 테스트벤치 수정: 테스트벤치에 cnt 신호를 추가적으로 연결하여, 웨이브폼에서 그 값을 감지할 수 있도록 합니다. 시뮬레이션 툴에 따라 웨이브 창에서 cnt를 추가할 수 있는 방법이 다를 수 있으니, 사용 중인 시뮬레이터의 문서를 참조하세요.

3. 파라미터 모니터링: 시뮬레이션이 진행되는 동안 웨이브폼에서 cnt 값을 모니터링하여 해당 파라미터가 tRCD, tWLC 등의 조건을 충족하는지 확인합니다.

기존에 관련된 비슷한 질문들과 답변을 참고하시면 더 도움이 될 수 있으니, 아래 링크를 확인해 보시기 바랍니다:

• TPSRAM 질문있습니다!
  
• SRAM 시뮬레이션 결과가 이상해서 질문드립니다.
  

위의 기법을 사용하여 DRAM 컨트롤러에서 필요한 모든 타이밍 요건을 만족하는지 검증할 수 있게 되길 바랍니다.

저는 질문자님의 이해를 돕고자 지식공유자님의 기존 답변을 참고하여 유사한 답변 링크를 추천해드리고 있습니다.
현재 베타 기능으로 답변이 만족스럽지 않을 수 있는 점 양해 부탁드립니다. 🙏
추가적으로 궁금한 점이 있으시면, 이어서 질문해 주세요. 곧 지식공유자께서 답변해 주실 것입니다.