inflearn logo
강의

강의

N
챌린지

챌린지

멘토링

멘토링

N
클립

클립

로드맵

로드맵

지식공유

디지털 회로설계 실무 : Computer Architecture 와 SoC 프로토콜 Digital IP 설계하기

CPU의 Spec.에 표기되는 L1, L2, L3 Cache 메모리 설계하기

cache관련 질문 드립니다

2

서윤

작성한 질문수 11

0

제가 아무것도 없이 cache코드를 작성하기에는 실력이 부족해서 넘겨주신 자료를 보면서 한줄 한줄 해석하면서 공부를 하고 있는데

다른 수업을 하시는 강사님이 cache 코드를 보고 일단은 block으로 그려서 신호가 왜 그렇게 들어고 나가는지 왜 신호를 assign했는지 알고 언제 신호가 들어고 등을 그려보는게 공부하는데 도움이 될거라고 하는데 block으로 그리면 input output신호는 전부 코드를 보고 그리는 건데 그렇게 그리는게 정말 도움이 될까요? 아니면 회로도 그리는게 다른 방식이 있나요?

컴퓨터-구조 verilog-hdl fpga 임베디드 amba

답변 0

강의 만료일 연장 신청

0

52

2

강의자료 pdf파일

0

104

2

수강기간변경

0

81

2

프로그램 종류

0

100

1

안녕하세요 강의 도중 궁금한 점 있어서 질문드립니다!

0

93

1

수강기간 변경관련

0

68

2

수강기간 만료

0

73

2

수강 연장 문의

0

75

2

I2C SCL_Synched, SDA_Synched 질문

0

95

1

no data path질문

0

113

3

SRAM 강의 modelsim 시뮬레이션에서 inner 메모리를 Objects 리스트에서 찾으려고 하는데 안보입니다.

0

100

2

DataMem 스펙 질문

0

62

1

Hamming Code 질문

0

79

1

W_CRC 값 질문하기

0

67

1

Precharge에 대한 질문

0

183

1

tpsram spec 질문

0

72

2

학습 관련 질문 있습니다!

0

94

2

[과제7] AXI 통신 프로토콜 설계하기 문의드립니다

0

105

2

SRAM 강의 TB 작성 후 waveform 확인시에 dout이 모두 don't care 처리 관련 질문드립니다.

0

117

5

SRAM Interface Behavior(Diagram) 질문

0

152

3

vivado와 quartus 프로그램의 systhesis 결과 차이에 대해 궁금한 점 있습니다

0

195

2

tool 질문

0

101

2

CDC 메타스태빌리티 질문

0

76

1

SRAM module RTL viewer 이상

0

105

2