컴퓨터의 구조와 큰 그림 파트에서 4가지의 구조로 CPU, 메모리, 보조기억장치, 입출력 장치 이렇게 4가지의 구조가 있고 여기서 메모리는 현재 실행되는 프로그램의 명령어와 데이터를 저장하는 부품 > 프로그램이 실행되려면 메모리에 저장되어 있어야 한다고 하는데 그러면 예를 들어 포토샵을 실행한다고 가정 하였을 경우, 입출력장치인 마우스로 포토샵을 클릭 하면, 메모리에 저장되어 있는 포토샵의 데이터와 명령어를 불러오는 개념일까요? 그리고 보조기억장치(예를 들어 USB)에 있는 데이터를 실행하기 위해서는 메모리를 거쳐서 CPU가 실행을 하는게 맞는건지 질문 남겨봅니다.

4단계 파이프라이닝(인출-해독-오퍼랜드 인출-실행)에서, 즉시 주소 지정 방식은 ADD R1, #5처럼 상수값이 명령어 자체에 포함되어 있어서 메모리 접근이 필요없다고 이해했습니다.이 경우에도 파이프라인 구조를 유지하기 위해 오퍼랜드 인출 단계에서 1클록을 소비하며 그냥 통과하는 건가요?아니면 다른 방식으로 처리되나요?

음수 지수 때문에 지수부분 범위를 -127에서 128로 범위가 잡혀 있던데 원래는 이전 강의 시간에서 배운대로 8bit로 표현될 수 있는 범위가 -2의n-1승 ~ 2의n-1승 - 1로 -128~127사이 아닌가요?

안녕하십니까좋은 강의 감사했습니다. 다름이 아니라, 한 차례 완강 후 복습을 진행하려고하는데 수강기간이 얼마남지 않은것을 확인했습니다. 혹시 수강기간 연장 가능할지 문의드립니다.

stdin과 stdout이 콘솔 장치 파일을 가리키는 포인터면 Windows에서는 CONIN CONOUT$을 가리키는 건가요?

안녕하세요."9.컴퓨터 하드웨어 구성 요소 및 시스템 버스의 역할" 강의 내용 중, 10:17 에 나오는 제어 버스 그림 내 화살표 오류 여부 문의드립니다. CPU: 메모리/입출력 장치에게 READ/WRITE 동작 지시 신호를 보냄 그림에서 "메모리"에게 설명대로 CPU가 READ/WRITE 신호를 보내고 있으나,"입출력 장치"에게 "CPU"가 Read/Write 신호가 아닌, "Ready/Wait" 신호를 보내고 있습니다. 따라서 아래와 같이 되어야 한다고 이해됩니다.READ/WRITE = CPU가 보내는 신호READY/WAIT = 장치가 보내는 신호설명 주신 제어 버스 동작 원리와 화살표 표기에 오류가 있을까요?

안녕하세요 선생님 코드는 잘 돌아가는데 혹시 부족한 사항이 있는지 궁금하여 글 올려봅니다강의 정말 잘 보고 있습니다 감사합니다 

필기하는 소리가 왜 이렇게 크게 녹음이 되어 있는건지... 이해가 안가네요. 선생님 목소리 듣는데 너무 방해가 되요 ㅠ 미치겠네요 ㅎㅎ 이미 녹음된거 바꿀수도 없고, 스피커 볼륨을 최소로 해놓고 들어보겠습니다

제 컴퓨터에선 스캔시 엔터를 누르면 메모리에서 0a라고 뜨지않고 그냥 00이라고 뜨는데 차이가 있는 건가요?

안녕하세요 코드를 보다 의문점이 들어서 질문 드립니다. input으로 들어오는 SCL 을 그대로 사용하는게 아니라 3단 F/F을 통해 slave 쪽의 clk에 맞춰서 SCL_posedge, SCL_negedge를 사용함으로써 동기화를 하여 Slave의 메인 clk에 맞춰 데이터를 채갈 수 있도록 하는 것은 이해했습니다! 근데 SCL_posedge 및 SCL_negedge 의 경우 '안정화 된' [2:1] 세번째, 두번째 F/F의 결과를 보고 posedge 및 negedge를 출력하기에 SCL은 안정화 된 값을 가지는 것을 이해하엿으나SDA_synched의 경우 [2:0] 총 3개의 F/F 에 대해 AND 를 취한 결과를 사용하고 있습니다. 이렇게 하게 되면 만약 최악의 경우SCL_posedge가 '1'이 되었을때 data_in 에다가 SDA_synched의 값을 넣어야 하는데 SCL_posedge가 1이됨과 동시에 SDA_syncehd[2], SDA_syncehd[1] 이 모두 1이고 SDA_synched[0] 이 0에서 1로 바뀌는 중이라면 결국 data_in에 무엇을 저장해야 할 지 몰라서 meta stable 한 상태에 빠질것이라고 생각됩니다.이를 방지하려면,wire SDA_synched = SDASynch[2] & SDASynch[1] 로 선언해서 사용해야 하는 것 아닌가요?? 감사합니다.

메모리의 주소 공간 강의중메모리에서 주소번지를 CPU로 가지고 온다는 부분이 이해가 어렵습니다. 메모리는 요청받은 명령에 응답을 한다고 알고 있습니다cpu가 mmu를 통해 논리주소 -> 물리 주소로 변환 후 메모리 관여를 하듯CPU가 메모리로부터 주소번지를 받아 관여하는 상황이 있는건가요? 있다면 어떻게 이루어지는지도 궁금합니다.논리->물리의 상황에서는 cpu상에 존재하는 베이스 레지스터를 통해 물리주소를 변환하는데 역참조도 가능한걸까요? 

full_adder설계 테스트 벤치 설계, 시뮬레이션확인, sdc파일 입력 및 합성을하고 timing analyze를 확인해보는데 계속 no path라고 나옵니다.. 뭘 놓친건지 모르겠습니다. 강의 그대로했는데 뭐가 문제일까요 ㅠㅠ

삼코치님 sram강의에서 waveform에서 inner 메모리를 보기위해서 modelsim에서 Memory List 부분에서 sram인스턴스 네임을 클릭하면 Objects 리스트에서 mem 시그널이 표시된다고 하셨는데 Memory List에서 클릭을 했는데 Objects 목록에서 mem 시그널이 안 뜨는데 어떻게 해야 하나요? 일단 저는 최신 quartus프로그램과 questa를 깔긴했는데 강의에서 처럼 quartus 20.1버전과 modelsim을 깔아서 다시 시뮬레이션을 돌려봐도 mem 시그널이 안보입니다.

강의중에 69강,아무것도 안나오고, 그냥 빈화면이 나오는데여기는 수업자료가 없는거죠?

안녕하세요!IO, MI 핀이 가장 먼저 활성화되어야 하는 이유가 무엇인가요?

2진수의 뺄셈 시 carry out은 단순히 버려진다고 설명 해주셨는데 이 상황과 오버플로우를 판단하는 기준 사이에 어떤 차이가 있는지 궁금합니다.

union 식별자는 실무에서 보통 어디에서 사용하나요?

?

안녕하세요 학습 중에 코드를 보고 궁금증이 생겨 질문 드립니다. DataMem spec을 보면 mem 이 4byte짜리로 총 128개로 구성되어 있는데, always 문을 보면 mem[0] ~ mem[63] 까지의 공간을 사용하는 것으로 보입니다. 나머지 mem[64] ~ mem[127] 까지는 사용이 안되는거 같은데, 그러면 굳이 reg [31:0] mem [127:0] 으로 선언한 이유가 있을까요?? 뭔가 제가 파악하지 못한 의도가 있는것인지 궁금하여 질문드립니다!! 감사합니다.

encoder의 경우, output이 [1:21]로 서술되어 있습니다. 근데 tb를 보면 output인 encoded_message가 [21:1] 로 선언되었는데, 이렇게 선언하게 되면 encoded_message 에 들어오는 값은 B[21:1] 로 매칭되서 들어오게 되는건가요? 아니면 tb 코드에서 [21:1]로 잘못 선언한 것인지 궁금합니다! 감사합니다.