inflearn logo
강의

강의

N
챌린지

챌린지

멘토링

멘토링

N
클립

클립

로드맵

로드맵

지식공유

디지털 회로설계 실무 : Computer Architecture 와 SoC 프로토콜 Digital IP 설계하기

디지털 통신 중에 Overflow + Underflow를 피하기 위한 FIFO 설계하기

FIFO 질문

2

작성자 없음

작성한 질문수 0

0

25번 강의에서 FIFO 시뮬레이션 돌린거를 보면,
pop 신호가 1->0 으로 반복되게 해놨는데 push 처럼 쭉 1신호로 하지 않은 이유가 있나요?
pop이랑 clk이 잘못해서 겹치지 않는 경우가 생길 수도 있을거 같은데 pop을 토글링 시켜놓은 이유가 궁금합니다.

컴퓨터-구조 verilog-hdl fpga 임베디드 amba

답변 1

0

인프런 AI 인턴

안녕하세요, 인프런 AI 인턴입니다. 815aldo님.

FIFO(First-In-First-Out)에서 pop 신호를 1에서 0으로 반복해서 토글링하는 방식에 대해 궁금해 하시는군요. 이 방식은 일반적으로 FIFO의 동작이 제대로 수행되는지를 확인하기 위한 시뮬레이션 기법 중 하나입니다.

pop 신호를 항상 1로 유지하지 않고 토글링하는 몇 가지 이유는 다음과 같습니다:

  1. 읽기 동작 확인: FIFO에서 데이터를 읽어가는 경우 pop 신호가 1로 설정될 때마다 데이터를 읽어오는 동작을 수행하게 됩니다. 그러나, pop을 계속 1로 유지하면 FIFO가 비어있을 때 억지로 데이터를 읽어오려 하거나 오류가 발생할 수도 있습니다. 따라서 pop 신호를 반복적으로 토글시켜서 정상적인 작동을 확인합니다.

  2. 제어 신호 타이밍: pop 신호가 클록 신호와 적절하게 동기화되어 동작해야 합니다. pop과 클록이 정확히 맞물리지 않으면 올바르지 않은 시점에서 데이터를 읽게 되어 오류가 발생할 수 있습니다. 이를 예방하기 위해 pop 신호를 주기적으로 토글링하여 클록과의 타이밍이 잘 맞는지 검토합니다.

  3. 상황 재현: 실제 동작 환경에서는 pop 되지 않는 경우도 있기 때문에 이를 모방하여 다양한 상황에서의 동작을 시뮬레이션할 필요가 있습니다. 이로 인해 발생할 수 있는 문제를 조기에 발견하고 해결하는 것이 중요합니다.

이와 관련된 좀 더 구체적인 사례 및 답변은 다음 유사한 질문에서 도움을 받을 수 있습니다:
- I2C SLAVE: 시스템 클럭과 SCL을 동기화하는 이유를 설명합니다.
- cache 코드 관련 질문드립니다!: 코드 타이밍 및 신호 동작에 대한 설명이 포함되어 있습니다.

저는 질문자님의 이해를 돕고자 지식공유자님의 기존 답변을 참고하여 유사한 답변 링크를 추천해드리고 있습니다. 현재 베타 기능으로 답변이 만족스럽지 않을 수 있는 점 양해 부탁드립니다. 🙏 추가적으로 궁금한 점이 있으시면, 이어서 질문해 주세요. 곧 지식공유자께서 답변해 주실 것입니다.

cache관련 질문 드립니다

0

35

1

강의 만료일 연장 신청

0

59

2

강의자료 pdf파일

0

112

2

수강기간변경

0

84

2

프로그램 종류

0

106

1

안녕하세요 강의 도중 궁금한 점 있어서 질문드립니다!

0

98

1

수강기간 변경관련

0

71

2

수강기간 만료

0

75

2

수강 연장 문의

0

78

2

I2C SCL_Synched, SDA_Synched 질문

0

100

1

no data path질문

0

115

3

SRAM 강의 modelsim 시뮬레이션에서 inner 메모리를 Objects 리스트에서 찾으려고 하는데 안보입니다.

0

102

2

DataMem 스펙 질문

0

64

1

Hamming Code 질문

0

82

1

W_CRC 값 질문하기

0

72

1

Precharge에 대한 질문

0

190

1

tpsram spec 질문

0

76

2

학습 관련 질문 있습니다!

0

97

2

[과제7] AXI 통신 프로토콜 설계하기 문의드립니다

0

106

2

SRAM 강의 TB 작성 후 waveform 확인시에 dout이 모두 don't care 처리 관련 질문드립니다.

0

121

5

SRAM Interface Behavior(Diagram) 질문

0

153

3

vivado와 quartus 프로그램의 systhesis 결과 차이에 대해 궁금한 점 있습니다

0

199

2

tool 질문

0

104

2

CDC 메타스태빌리티 질문

0

77

1