sdc파일 확인을 위한 timing delay코딩 과정에 관해 질문 드립니다.

AI답변을 보고 추가로 궁금한 것이, PLL을 설정한다는 것이 정확히 무슨 도움을 주는건지 헷갈립니다.타이밍 딜레이의 분석을 도와주는 것으로 보이는데, 임의적으로 딜레이를 추가할 수 있다는 것은 알았습니다.다만 derive pll clock을 할 경우엔 어떤 부가 기능이 발생하는건지 궁금합니다