강의

N
챌린지

멘토링

N
클립

로드맵

하드웨어

/

반도체

설계독학's Verilog 마스터 Season 1 (실전 코딩 테스트 문제로 완성하는 디지털 설계 엔지니어의 커리어 도약)

당신의 설계 실력을 점검받을 시간입니다. 반도체 회로설계에서 가장 중요한 언어.. 바로 Verilog 입니다. 국내외 회로설계 면접에서 실제 출제된 문제들, 직접 풀면서 Verilog 실력 자가 진단 해보세요. Verilog 코딩 테스트는 이제 선택이 아닌 필수입니다. 지방대 출신으로 시작하여 외국계 반도체 기업에 입사한 ETA 님의 실전 팁, 놓치지 마세요.

(5.0) 수강평 4개

수강생 58명

Verilog HDLsystem-verilog

먼저 경험한 수강생들의 후기

이런 걸 배울 수 있어요

  • 구글, 애플, 퀄컴 등. 면접 기출문제를 통한 면접 대비

  • 실무에서 바로 적용가능한 Verilog 설계 노하우

11년차 설계 엔지니어에게
제대로 배우는 실전 Verilog

Verilog 코딩 테스트, 꼭 준비해야 할까요?

디지털 설계 직무를 채용할 때, 코딩 테스트는 생각보다 더 자주 활용됩니다. 설계를 중심으로 하는 스타트업이나 외국계 회사라면 Verilog 디자인 테스트는 거의 필수에 가깝습니다. 테스트가 없더라도, 구두 면접을 통해 설계 이해도와 코드 사고력을 확인하기 때문에, 설계 직무 커리어를 준비한다면 Verilog 설계 문제를 ‘직접 풀어보는 과정'은 중요한 경험이 됩니다.

verilog3

그래서 이 강의는 코딩 테스트와 실무에서 마주치는 문제들을 직접 구현하며 설계력을 키우는 실전 강의로 구성했습니다. 총 4단계로 촘촘히 설계된 테스트 문제와 함께 Verilog를 마스터하시길 바랍니다.

✅ 국내외 회로설계 면접에서 실제 출제된 문제들을 기반으로 구성했습니다.

✅ 실습 중심으로 Verilog 문법을 익히고, 직접 손으로 설계하면서 개념을 체득합니다.

✅ 11년차 엔지니어의 현업에서 축적한 설계 경험을 코드 단위로 녹여 전달합니다.

✅ 대학생/취준생부터 신입/주니어 엔지니어, 경력있는 이직자까지 모두의 니즈를 만족시킵니다.

왜, ETA의 강의인가요?

설계독학맛비의 크루원인 ETA 님은 11년차 반도체 설계 엔지니어로 누구보다 Verilog실무에 대한 깊은 이해를 가지고 있습니다.

  • 중소 팹리스에서 양산 2건 주도하며, 프론트엔드 설계 전 과정 경험

  • 국내 드문 하드웨어 IP 설계 전문 기업에서 3년간 Verilog 설계·디버깅

  • 현재 Global Top5 팹리스 외국계 기업에서 3년째 실무 설계 중

ETA_profile

Top 지식공유자, 설계독학맛비가 보장하는 강의입니다.

안녕하세요, 설계독학맛비입니다. 반도체의 ‘진짜 설계’와 실무 기반의 커리어 인사이트를 전하기 위해 반도체 실무 전문가들과 지식공유 크루를 결성했습니다.

이번 강의는 크루원의 첫 번째 강의로, 다년간 강의 경험을 쌓은 맛비가 구조부터 해설, 실습 코드까지 직접 검수하고 다듬었으며, 모든 영상 또한 직접 편집해 최적의 교육 콘텐츠로 완성했습니다.

코딩 테스트 대비를 넘어,
진짜 설계 경험을 쌓는 학습 플로우

문제 소개부터 풀이, 그리고 실무에서 사용하는 Waveform·Schematic을 활용한 설계 검증까지.
실제 설계 흐름을 반영한 학습 플로우입니다.

문제소개

문제소개

네가지 레벨로 구성된 예제문제를 제공합니다.

3

수강생 풀이 시간

수강생은 실전처럼 제한시간 동안 문제를 풉니다. (카운트다운 영상에서 정지하고 풀어보세요)

4

모범 답안 풀이

설계자의 시선으로 문제를 풀어가며 핵심 개념과 구현 전략을 설명합니다.

5

Waveform

시뮬레이션 결과를 통해 동작 여부를 확인하고, 설계 의도와 일치하는지 검증합니다.

6

Schematic

회로 구조를 확인하며, 코드가 실제 하드웨어로 어떻게 구현되는지 시각적으로 이해합니다.

4개의 레벨로
촘촘하게 구성했습니다.

roadmap_v2

Season 1 커리큘럼 구성

  • 00. 환경 설정
    Vivado 설치, 시뮬레이션 환경 구성, 툴 사용법 학습

  • Level 0: 기초 설계 문제 풀이
    게이트, 카르노맵, 벡터/스칼라, 조건문, 모듈, 플립플롭, 카운터, FSM, testbench 작성 등

  • Level 1: 실전 설계 확장 문제 풀이
    Parity, Mux, Adder, ALU, Bin2Gray, 인터럽트 컨트롤, 파이프라인, parameterization 등
    실제 회로설계 문제를 Verilog로 구현하고 검증합니다.

  • 마무리 요약
    Lv0, Lv1 핵심 개념 정리, 잘못된 코드 리뷰, 면접 준비용 요약 제공

이런 분들에게 추천드립니다

1⃣ 회로설계 코딩 테스트를 준비 중인 전공자, 취업 준비생
2⃣ RTL 설계를 실습 위주로 체계적으로 익히고 싶은 대학원생
3⃣ Verilog를 실무 수준으로 다지고 싶은 입문/초급 엔지니어
4⃣ System-Verilog 나 testbench 까지 확장하고 싶은 설계자

이 강의를 듣고 나면,

  • Verilog HDL의 핵심 문법과 구조를 스스로 작성할 수 있습니다.

  • 면접에 출제되는 설계 문제를 제한 시간 내에 구현할 수 있습니다.

  • 하드웨어 동작과 검증을 직접 수행할 수 있는 자신감이 생깁니다.

  • 다음 단계인 고급 강의(Season2)에서 필요한 실력을 충분히 갖출 수 있습니다. (내년 초 Open 예정)

현업에서 만나요 👋

설계독학은 “디지털 설계를 스스로 익히고 성장하는 사람들”을 위해 존재합니다. Verilog가 어렵다고 느끼셨다면, 이 강의로 시작해보시기 바랍니다. 우리는 실력으로 증명해온 설계자들이며, 여러분도 그렇게 성장할 수 있습니다. 여기까지 읽어주셔서 감사합니다.

여러분들을 현업에서 꼭 다시 뵙기를 기대하겠습니다.

ETA & 맛비 드림.

🎁 설계독학 커뮤니티 회원분께 할인 쿠폰을 드립니다! 🥰

설계독학 커뮤니티에 가입하고, 할인쿠폰을 받아보아요!  가입링크 (클릭)

이런 분들께
추천드려요

학습 대상은
누구일까요?

  • 외국계 회로설계 기업 목표이신 분

  • 현재 본인의 실력을 알고 싶으신 분

선수 지식,
필요할까요?

  • Verilog

  • 반도체 회로설계 지식

안녕하세요
입니다.

4,066

명

수강생

314

개

수강평

1,273

개

답변

5.0

점

강의 평점

5

개

강의

안녕하세요. 설계독학의 맛비입니다.

현) Global Top5 Fabless기업에서 HW IP 설계하고 있습니다.

세상에 없던 그리고 여러분들의 현업 생활에 도움이 되는, "진짜 반도체 설계 실무 강의"를 만들고 있습니다.

설계독학과 함께할 수 있는 링크입니다. 함께 즐공하고 성장해요!

공동 지식공유자

커리큘럼

전체

46개 ∙ (9시간 20분)

해당 강의에서 제공:

수업자료
강의 게시일: 
마지막 업데이트일: 

수강평

전체

4개

5.0

4개의 수강평

  • 202111282280님의 프로필 이미지
    202111282280

    수강평 1

    ∙

    평균 평점 5.0

    수정됨

    5

    100% 수강 후 작성

    Thank you. It was really beneficial. I'm looking forward to the next one.

    • eta5583
      지식공유자

      Thank you for your kind words, Electronics expert! I'm really happy that it was helpful. I'll prepare Season 2 with even more beneficial lectures!

    • semisgdh
      지식공유자

      Dear Electronics Engineer, thank you for leaving such a valuable course review. I feel great satisfaction knowing that the lecture was beneficial to you. As ETA mentioned, Season 2 is being prepared with deeper and more practical content, so please look forward to it. Thank you for staying with us until the end!

  • nwsong7862님의 프로필 이미지
    nwsong7862

    수강평 2

    ∙

    평균 평점 5.0

    5

    32% 수강 후 작성

    • semisgdh
      지식공유자

      Thank you for leaving such a positive review at the 31% mark! It seems like the flow of the lectures is being conveyed well, which gives me great strength. I'll continue to deliver the remaining lectures even more solidly so that your design sense can build up step by step through practical problems. Let's run together until completion! I'm cheering you on!

  • aceoftop1975님의 프로필 이미지
    aceoftop1975

    수강평 102

    ∙

    평균 평점 5.0

    수정됨

    5

    100% 수강 후 작성

    (25/08/03/Sun 18:32) I listened to the lecture and understood a lot. I also learned about Karnaugh maps. Thank you for creating such a good lecture (by the way, I've completed the entire roadmap. 😊😊😊).

    • semisgdh
      지식공유자

      sunny75, I'm truly moved that you completed the entire roadmap of the Verilog Master Series with us! As an instructor, I feel great satisfaction hearing that you understood the flow by accurately grasping even the Karnaugh maps. Thank you for opening your first course review with such encouraging words. Let's continue running together toward an even more solid design journey ahead. Thank you!

  • thsalswo8792272님의 프로필 이미지
    thsalswo8792272

    수강평 4

    ∙

    평균 평점 5.0

    5

    100% 수강 후 작성

    It was very helpful.

    • semisgdh
      지식공유자

      Thank you, Son Min-jae, for leaving such a valuable course review. As the third review for this new course, it holds even deeper meaning. Hearing that it was helpful is the most rewarding part for me as someone who prepared this course. I hope this program went beyond simply delivering knowledge and actually helped you develop your design intuition. More in-depth content is planned ahead, so I'll be cheering you on to complete the journey with us and grow to the next level.

₩275,000

설계독학맛비님의 다른 강의

지식공유자님의 다른 강의를 만나보세요!

Design Self-Study Tastebi's Practical FPGA-Based HW Accelerator Design (From LED Control to Fully Connected Layer Accelerator Design)강의 썸네일

Design Self-Study Tastebi's Practical FPGA-Based HW Accelerator Design (From LED Control to Fully Connected Layer Accelerator Design)

semisgdh

With the help of the design self-study taste-maker! Let's gain basic knowledge of FPGA and HW accelerator design experience.

중급이상

중급이상

FPGA, Embedded

Design Self-Study Tastebi's Practical FPGA-Based HW Accelerator Design (From LED Control to Fully Connected Layer Accelerator Design)강의 썸네일

Design Self-Study Tastebi's Practical FPGA-Based HW Accelerator Design (From LED Control to Fully Connected Layer Accelerator Design)

semisgdh

Design Self-Study Flavor's Practical Verilog HDL Season 2 (Complete Mastery of AMBA AXI4)강의 썸네일

Design Self-Study Flavor's Practical Verilog HDL Season 2 (Complete Mastery of AMBA AXI4)

semisgdh

Let's build AMBA AXI4 design and VIP verification experience, foundational to SoC Bus, through self-study of design with Verilog HDL!

중급이상

중급이상

Verilog HDL, FPGA, amba

Design Self-Study Flavor's Practical Verilog HDL Season 2 (Complete Mastery of AMBA AXI4)강의 썸네일

Design Self-Study Flavor's Practical Verilog HDL Season 2 (Complete Mastery of AMBA AXI4)

semisgdh

Design Self-Study Tastebi's Practical Verilog HDL Season 1 (From Clock to Internal Memory)강의 썸네일

Design Self-Study Tastebi's Practical Verilog HDL Season 1 (From Clock to Internal Memory)

semisgdh

Let's gain basic knowledge and experience in non-memory semiconductor design using Verilog HDL with industry professionals.

초급

초급

Verilog HDL, FPGA, Embedded

Design Self-Study Tastebi's Practical Verilog HDL Season 1 (From Clock to Internal Memory)강의 썸네일

Design Self-Study Tastebi's Practical Verilog HDL Season 1 (From Clock to Internal Memory)

semisgdh

Design Self-study Taste's Bible for Practical AI HW Design, Complete Conquest of CNN Operations (Accelerator Practice Using Verilog HDL + FPGA)강의 썸네일

Design Self-study Taste's Bible for Practical AI HW Design, Complete Conquest of CNN Operations (Accelerator Practice Using Verilog HDL + FPGA)

semisgdh

Study the basics of AI hardware with Matbi. As a non-memory design expert, it contains essential knowledge for designing good AI HW.

중급이상

중급이상

Verilog HDL, FPGA, CNN

Design Self-study Taste's Bible for Practical AI HW Design, Complete Conquest of CNN Operations (Accelerator Practice Using Verilog HDL + FPGA)강의 썸네일

Design Self-study Taste's Bible for Practical AI HW Design, Complete Conquest of CNN Operations (Accelerator Practice Using Verilog HDL + FPGA)

semisgdh

비슷한 강의

같은 분야의 다른 강의를 만나보세요!

Design Self-Study Flavor's Practical Verilog HDL Season 2 (Complete Mastery of AMBA AXI4)강의 썸네일

Design Self-Study Flavor's Practical Verilog HDL Season 2 (Complete Mastery of AMBA AXI4)

semisgdh

Let's build AMBA AXI4 design and VIP verification experience, foundational to SoC Bus, through self-study of design with Verilog HDL!

중급이상

중급이상

Verilog HDL, FPGA, amba

Design Self-Study Flavor's Practical Verilog HDL Season 2 (Complete Mastery of AMBA AXI4)강의 썸네일

Design Self-Study Flavor's Practical Verilog HDL Season 2 (Complete Mastery of AMBA AXI4)

semisgdh

Digital and Analog Design with Practical Projects for Circuit Design Beginners강의 썸네일

Digital and Analog Design with Practical Projects for Circuit Design Beginners

samcoach

Digital/Analog Circuit Design Basics & Practice from a Samsung Electronics Insider! Get the Circuit Design Glossary, detailed job selection methods, and job interview preparation tips!

초급

초급

Verilog HDL, FPGA, amp

Digital and Analog Design with Practical Projects for Circuit Design Beginners강의 썸네일

Digital and Analog Design with Practical Projects for Circuit Design Beginners

samcoach

Verilog FPGA Program 6 - DDR Arbiter (Arty A7-35T)강의 썸네일

Verilog FPGA Program 6 - DDR Arbiter (Arty A7-35T)

alex

This lecture implements DDR Memory Arbiter.

초급

초급

FPGA, Verilog HDL

Verilog FPGA Program 6 - DDR Arbiter (Arty A7-35T)강의 썸네일

Verilog FPGA Program 6 - DDR Arbiter (Arty A7-35T)

alex

Verilog FPGA Program 6 - DDR Arbiter (HIL-A35T)강의 썸네일

Verilog FPGA Program 6 - DDR Arbiter (HIL-A35T)

alex

This lecture implements a DDR Memory Arbiter.

초급

초급

Verilog HDL, FPGA

Verilog FPGA Program 6 - DDR Arbiter (HIL-A35T)강의 썸네일

Verilog FPGA Program 6 - DDR Arbiter (HIL-A35T)

alex

Verilog FPGA Program 1 (Zynq mini 7020)강의 썸네일

Verilog FPGA Program 1 (Zynq mini 7020)

alex

In this course, students will learn how to implement Verilog using the Zynq board.

초급

초급

Verilog HDL, FPGA, zynq

Verilog FPGA Program 1 (Zynq mini 7020)강의 썸네일

Verilog FPGA Program 1 (Zynq mini 7020)

alex

Implementing UART on FPGA강의 썸네일

Implementing UART on FPGA

EasyFPGA

UART is the most basic and widely utilized serial communication method, making it a very suitable learning topic for beginners new to FPGA design. In this course, we will thoroughly understand the communication principles and frame structure of UART, and based on this, we will proceed with directly implementing transmit/receive logic through RTL (Register Transfer Level) design. By implementing UART on an FPGA, you can systematically develop your digital circuit design skills and gain experience verifying its operation at the actual hardware level through simulation and verification. Furthermore, by learning the method utilizing the MicroBlaze soft processor and Xilinx UART IP, you will gain a broad understanding of processor-based system design flow and interface configuration. This will enable you to acquire comprehensive development capabilities encompassing both logic design and processor design.

초급

초급

FPGA, system-verilog, uart

Implementing UART on FPGA강의 썸네일

Implementing UART on FPGA

EasyFPGA

연관 로드맵

강의가 포함된 로드맵으로 학습해 보세요!

설계독학맛비의 Verilog HDL, FPGA, AI HW, BUS - 비메모리 설계엔지니어를 위한 로드맵 로드맵 썸네일

설계독학맛비의 Verilog HDL, FPGA, AI HW, BUS - 비메모리 설계엔지니어를 위한 로드맵

설계독학맛비