[Ch.5] SRAM의 장점 관련 질문
안녕하세요! SRAM의 장점 중
Mux, Demux의 딜레이를 줄일 수 있다는 부분에 대해 질문 드립니다.
(1) 제가 이해한 내용으로는, 데이터를 Read할 때 BL와 BLB을 모두 합친 16개의 signal을 보기 위해 MUX 16:1이 필요한 걸로 볼 수 있지만, Sense amp로 인해 1-stage를 줄일 수 있기 때문에 딜레이를 감소시킬 수 있는 것으로 이해했습니다. 이렇게 이해하는 것이 맞는지 궁금합니다.
(2) Sense amp 없이도 BL 8개만 확인하여 출력을 얻어내는 방식을 사용할 수 있다고 생각했는데, 이러한 방식은 왜 사용하지 않는지 궁금합니다.
항상 좋은 강의와 함께 질문글 읽어주셔서 감사합니다!
답변 1
0
안녕하세요, 답변 남겨드립니다.
해당 내용은 제가 라이브 방송을 통해 답변을 드린 부분이 있어서 공유드리려 하는데요,
https://cafe.naver.com/samcoach/174
혹시 카페에 가입 및 구글폼 제출을 통해 등급업을 하셨다면 확인해보실 수 있습니다!
확인에 문제가 있다면 다시 한 번 질문주시겠어요?
감사합니다 :)
강의 만료일 연장 신청
0
32
2
강의자료 pdf파일
0
89
2
수강기간변경
0
75
2
프로그램 종류
0
89
1
안녕하세요 강의 도중 궁금한 점 있어서 질문드립니다!
0
85
1
수강기간 변경관련
0
65
2
수강기간 만료
0
72
2
수강 연장 문의
0
71
2
I2C SCL_Synched, SDA_Synched 질문
0
83
1
no data path질문
0
102
3
SRAM 강의 modelsim 시뮬레이션에서 inner 메모리를 Objects 리스트에서 찾으려고 하는데 안보입니다.
0
88
2
DataMem 스펙 질문
0
54
1
Hamming Code 질문
0
66
1
W_CRC 값 질문하기
0
60
1
Precharge에 대한 질문
0
167
1
tpsram spec 질문
0
64
2
학습 관련 질문 있습니다!
0
88
2
[과제7] AXI 통신 프로토콜 설계하기 문의드립니다
0
94
2
SRAM 강의 TB 작성 후 waveform 확인시에 dout이 모두 don't care 처리 관련 질문드립니다.
0
105
5
SRAM Interface Behavior(Diagram) 질문
0
133
3
vivado와 quartus 프로그램의 systhesis 결과 차이에 대해 궁금한 점 있습니다
0
185
2
tool 질문
0
92
2
CDC 메타스태빌리티 질문
0
66
1
SRAM module RTL viewer 이상
0
97
2