test bench 작성 후 RTL 시뮬레이션
강의에서 소개되는 FA_4bit를 RTL 시뮬레이션 해보려고 하였으나 위와 같은 오류창이 계속 뜹니다. tb명은 FA4bit으로 하였습니다. 해결할 방법이 있을까요?
답변 1
1
네 안녕하세요, 답변 남겨드립니다.
에러 메세지를 보니
시뮬레이션을 돌리기 전에 분석과 합성을 모두 끝맞추어야한다고 써져있습니다.
플레이 버튼을 눌러서 합성을 진행했었는지 확인해주실 수 있을까요?
아마 합성만 잘 되면 문제 없이 동작할 듯 합니다.
잘 안 되면 한번 더 질문 남겨주시기 바랍니다!
강의 만료일 연장 신청
0
33
2
강의자료 pdf파일
0
89
2
수강기간변경
0
75
2
프로그램 종류
0
90
1
안녕하세요 강의 도중 궁금한 점 있어서 질문드립니다!
0
87
1
수강기간 변경관련
0
65
2
수강기간 만료
0
72
2
수강 연장 문의
0
71
2
I2C SCL_Synched, SDA_Synched 질문
0
84
1
no data path질문
0
103
3
SRAM 강의 modelsim 시뮬레이션에서 inner 메모리를 Objects 리스트에서 찾으려고 하는데 안보입니다.
0
89
2
DataMem 스펙 질문
0
54
1
Hamming Code 질문
0
66
1
W_CRC 값 질문하기
0
60
1
Precharge에 대한 질문
0
167
1
tpsram spec 질문
0
64
2
학습 관련 질문 있습니다!
0
88
2
[과제7] AXI 통신 프로토콜 설계하기 문의드립니다
0
94
2
SRAM 강의 TB 작성 후 waveform 확인시에 dout이 모두 don't care 처리 관련 질문드립니다.
0
106
5
SRAM Interface Behavior(Diagram) 질문
0
133
3
vivado와 quartus 프로그램의 systhesis 결과 차이에 대해 궁금한 점 있습니다
0
185
2
tool 질문
0
92
2
CDC 메타스태빌리티 질문
0
66
1
SRAM module RTL viewer 이상
0
97
2