Inflearn brand logo image
Inflearn brand logo image

N

Inflearn brand logo image
Hardware

/

Semiconductor

設計独学のVerilogマスター Season 1 (実戦コーディングTest問題で完成するデジタル設計エンジニアのキャリア飛躍)

あなたの設計スキルが試される時です。 半導体回路設計において最も重要な言語.. それがVerilogです。 国内外の回路設計面接で実際に出題された問題に、直接取り組んでVerilogの実力を自己診断してみてください。 Verilogのコーディングテストは、もはや選択ではなく必須です。 地方大学出身から始め、外資系半導体企業に入社したETAさんの実践的なヒントを、お見逃しなく。

（5.0）受講レビュー 3件

受講生 46名

  • semisgdh
  • eta5583
Verilog HDL
system-verilog

こんなことが学べます

  • Google、Apple、Qualcommなど。面接の過去問を通じた面接対策

  • 実務で即座に活用できるVerilog設計ノウハウ

11年目の設計エンジニアから
しっかり学ぶ実戦Verilog

Verilogコーディングテスト、必ず準備すべきでしょうか？

デジタル設計職を採用する際、コーディングテストは思っているよりもはるかに頻繁に活用されます。設計を中心とするスタートアップや外資系企業であれば、Verilog設計テストはほぼ必須に近いです。テストがなくても、口頭面接を通じて設計理解度とコード思考力を確認するため、設計職のキャリアを準備するならVerilog設計問題を「直接解いてみる過程」は重要な経験になります。

verilog3

そのため、この講義はコーディングテストと実務で直面する問題を直接実装しながら設計力を身につける実戦講義として構成しました。全4段階で綿密に設計されたテスト問題と共にVerilogをマスターしていただければと思います。

✅ 国内外の回路設計面接で実際に出題された問題をベースに構成しました。

✅ 実習中心でVerilog文法を身につけ、直接手で設計しながら概念を体得します。

✅ 11年目エンジニアの現場で蓄積した設計経験をコード単位で込めて伝達します。

✅ 大学生・就活生から新入・ジュニアエンジニア、経験豊富な転職者まで、すべての方のニーズを満たします。

なぜ、ETAの講義なのですか？

設計独学マスタービの크루원であるETAさんは11年目の半導体設計エンジニアとして誰よりもVerilog実務に対する深い理解を持っています。

  • 中小ファブレスで量産2件を主導し、フロントエンド設計全過程を経験

  • 国内では珍しいハードウェアIP設計専門企業で3年間Verilog設計・デバッグ

  • 現在Global Top5ファブレス外資系企業で3年目実務設計中

ETA_profile

トップ知識共有者、設計独学マスターが保証する講義です。

こんにちは、設計独学マスビです。半導体の「本当の設計」と実務ベースのキャリアインサイトをお伝えするために、半導体実務専門家たちと知識共有クルーを結成しました。

今回の講義はクルー員の初回講義として、長年の講義経験を積んだMatbiが構造から解説、実習コードまで直接検収して磨き上げ、すべての映像も直接編集して最適な教育コンテンツとして完成させました。

コーディングテスト対策を超えて、
本当の設計経験を積む学習フロー

問題の紹介から解法、そして実務で使用するWaveform・Schematicを活用した設計検証まで。
実際の設計フローを反映した学習フローです。

문제소개

問題紹介

4つのレベルで構成された例題を提供します。

3

受講生解答時間

受講生は実戦のように制限時間内で問題を解きます。（カウントダウン映像で停止して解いてみてください）

4

模範解答の解説

設計者の視点で問題を解決しながら、核心概念と実装戦略を説明します。

5

Waveform

シミュレーション結果を通じて動作状況を確認し、設計意図と一致するかを検証します。

6

Schematic

回路構造を確認しながら、コードが実際のハードウェアにどのように実装されるかを視覚的に理解します。

4つのレベルで
きめ細かく構成しました。

roadmap_v2

Season 1 カリキュラム構成

  • 00. 環境設定
    Vivadoインストール、シミュレーション環境構築、ツール使用法学習

  • Level 0: 基礎設計問題解答
    ゲート、カルノーマップ、ベクター/スカラー、条件文、モジュール、フリップフロップ、カウンター、FSM、testbench作成など

  • Level 1: 実戦設計拡張問題演習
    Parity、Mux、Adder、ALU、Bin2Gray、割り込み制御、パイプライン、parameterization等
    実際の回路設計問題をVerilogで実装し検証します。

  • まとめ要約
    Lv0、Lv1の核心概念整理、間違ったコードレビュー、面接準備用要約を提供

このような方におすすめします

1⃣ 回路設計コーディングテストを準備中の専攻者、就職準備生
2⃣ RTL設計を実習中心で体系的に習得したい大学院生
3⃣ Verilogを実務レベルで固めたい入門・初級エンジニア
4⃣ System-VerilogやTestbenchまで拡張したい設計者

この講義を受講すると、

  • Verilog HDLの核心文法と構造を自ら作成することができます。

  • 面接で出題される設計問題を制限時間内に実装できます。

  • ハードウェアの動作と検証を直接実行できる自信が身につきます。

  • 次のステップである上級講座（Season2）に必要な実力を十分に身につけることができます。（来年初めOpen予定）

現場でお会いしましょう👋

設計独学は「デジタル設計を自ら学び成長する人々」のために存在します。Verilogが難しいと感じられたなら、この講義から始めてみてください。私たちは実力で証明してきた設計者であり、皆さんもそのように成長することができます。ここまで読んでいただき、ありがとうございます。

皆さんと現場で必ずまたお会いできることを期待しております。

ETA & 맛비より。

🎁 設計独学コミュニティ会員の方に割引クーポンをプレゼントします！ 🥰

設計独学コミュニティに参加して、割引クーポンをもらいましょう！参加リンク（クリック）

こんな方に
おすすめです

学習対象は
誰でしょう？

  • 外資系回路設計企業を目標とされている方

  • 現在ご自身のスキルを知りたい方

前提知識、
必要でしょうか？

  • Verilog

  • 半導体回路設計知識

こんにちは
です。

3,982

受講生

298

受講レビュー

1,266

回答

5.0

講座評価

5

講座

안녕하세요. 설계독학의 맛비입니다.

현) Global Top5 Fabless기업에서 HW IP 설계하고 있습니다.

세상에 없던 그리고 여러분들의 현업 생활에 도움이 되는, "진짜 반도체 설계 실무 강의"를 만들고 있습니다.

설계독학과 함께할 수 있는 링크입니다. 함께 즐공하고 성장해요!

共同知識共有者

カリキュラム

全体

46件 ∙ (9時間 20分)

講座資料（こうぎしりょう）:

授業資料
講座掲載日: 
最終更新日: 

受講レビュー

全体

3件

5.0

3件の受講レビュー

  • nwsong님의 프로필 이미지
    nwsong

    受講レビュー 2

    ∙

    平均評価 5.0

    5

    32% 受講後に作成

    • 설계독학맛비
      知識共有者

      31% 시점에서 이렇게 좋은 평가 남겨주셔서 감사합니다! 강의 흐름이 잘 전달되고 있다는 뜻 같아 큰 힘이 됩니다. 실전 문제들을 통해 설계 감각이 차곡차곡 쌓이실 수 있도록 남은 강의도 더욱 탄탄하게 이어드릴게요. 완강까지 함께 달려보시죠! 응원합니다!

  • sunny75님의 프로필 이미지
    sunny75

    受講レビュー 94

    ∙

    平均評価 5.0

    修正済み

    5

    100% 受講後に作成

    (25/08/03/일 18:32) 강의를 듣고, 많이 이해 했습니다. 카르노맵도 알게 되었네요. 좋은 강의 만들어 주셔서 감사합니다( 참고로 로드맵 다 들었네요. ㅎㅎㅎ ).

    • 설계독학맛비
      知識共有者

      sunny75님, Verilog 마스터 시리즈의 로드맵 전체를 함께 완주해주셨다니 정말 감동입니다! 카르노맵까지 정확히 짚어가며 흐름을 이해하셨다는 말씀에 강의자로서 큰 보람을 느낍니다. 첫 수강평을 이렇게 힘 되는 말씀으로 열어주셔서 감사합니다. 앞으로도 더욱 탄탄한 설계 여정을 위해 함께 달려보겠습니다. 고맙습니다!

  • smj5402님의 프로필 이미지
    smj5402

    受講レビュー 3

    ∙

    平均評価 5.0

    5

    100% 受講後に作成

    많은 도움이 되었습니다.

    • 설계독학맛비
      知識共有者

      손민재님, 소중한 수강평 남겨주셔서 감사합니다. 신규 강의의 세 번째 수강평이라 더욱 의미가 깊습니다. 도움이 되었다는 말씀은 강의를 준비한 입장에서 가장 큰 보람이 되는 부분인데요. 이번 과정이 단순히 지식을 전달하는 것을 넘어 실제 설계 감각을 키우는 데 도움이 되셨길 바랍니다. 앞으로 더 깊이 있는 내용으로 이어질 예정이니, 끝까지 함께 완주하시면서 한 단계 더 성장하시길 응원하겠습니다.

￥32,450

semisgdhの他の講座

知識共有者の他の講座を見てみましょう！

설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)강의 썸네일

설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)

설계독학맛비

현업자와 함께 Verilog HDL을 이용하여 비메모리 반도체 설계의 기본 지식과 경험을 쌓아봅시다.

초급

초급

Verilog HDL, FPGA, 임베디드

설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)강의 썸네일

설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)

설계독학맛비

설계독학맛비's 실전 Verilog HDL Season 2 (AMBA AXI4 완전정복)강의 썸네일

설계독학맛비's 실전 Verilog HDL Season 2 (AMBA AXI4 완전정복)

설계독학맛비

설계독학과 함께 Verilog HDL을 이용하여 SoC Bus의 기본이 되는 AMBA AXI4 설계와 VIP 검증 경험을 쌓아봅시다!

중급이상

중급이상

Verilog HDL, FPGA, amba

설계독학맛비's 실전 Verilog HDL Season 2 (AMBA AXI4 완전정복)강의 썸네일

설계독학맛비's 실전 Verilog HDL Season 2 (AMBA AXI4 완전정복)

설계독학맛비

설계독학맛비's 실전 AI HW 설계를 위한 바이블, CNN 연산 완전정복 (Verilog HDL + FPGA 를 이용한 가속기 실습)강의 썸네일

설계독학맛비's 실전 AI HW 설계를 위한 바이블, CNN 연산 완전정복 (Verilog HDL + FPGA 를 이용한 가속기 실습)

설계독학맛비

맛비와 함께 AI 하드웨어의 기본을 공부합니다. 비메모리 설계 전문가로서 좋은 AI HW를 설계하기 위한 필수 지식을 담았습니다.

중급이상

중급이상

Verilog HDL, FPGA, CNN

설계독학맛비's 실전 AI HW 설계를 위한 바이블, CNN 연산 완전정복 (Verilog HDL + FPGA 를 이용한 가속기 실습)강의 썸네일

설계독학맛비's 실전 AI HW 설계를 위한 바이블, CNN 연산 완전정복 (Verilog HDL + FPGA 를 이용한 가속기 실습)

설계독학맛비

설계독학맛비's 실전 FPGA를 이용한 HW 가속기 설계 (LED 제어부터 Fully Connected Layer 가속기 설계까지)강의 썸네일

설계독학맛비's 실전 FPGA를 이용한 HW 가속기 설계 (LED 제어부터 Fully Connected Layer 가속기 설계까지)

설계독학맛비

설계독학맛비와 함께! FPGA의 기본 지식과 HW 가속기 설계 경험을 쌓아봅시다.

중급이상

중급이상

FPGA, 임베디드

설계독학맛비's 실전 FPGA를 이용한 HW 가속기 설계 (LED 제어부터 Fully Connected Layer 가속기 설계까지)강의 썸네일

설계독학맛비's 실전 FPGA를 이용한 HW 가속기 설계 (LED 제어부터 Fully Connected Layer 가속기 설계까지)

설계독학맛비

似ている講座

同じ分野の他の講座を見てみましょう！

회로설계 입문자를 위한 디지털, 아날로그 설계와 실무 Project강의 썸네일

회로설계 입문자를 위한 디지털, 아날로그 설계와 실무 Project

회로설계 멘토 삼코치

삼성전자 현직자가 알려주는 디지털/아날로그 회로설계 기초와 실무! 회로설계 용어집, 세부 직무 선택 방법, 직무 면접 대비법까지 모두 받아가세요!

초급

초급

Verilog HDL, FPGA, amp

회로설계 입문자를 위한 디지털, 아날로그 설계와 실무 Project강의 썸네일

회로설계 입문자를 위한 디지털, 아날로그 설계와 실무 Project

회로설계 멘토 삼코치

FPGA에 UART 구현하기강의 썸네일

FPGA에 UART 구현하기

EasyFPGA

UART는 가장 기본적이며 널리 활용되는 시리얼 통신 방식으로, FPGA 설계를 처음 접하는 입문자에게 매우 적합한 학습 주제입니다. 본 강의에서는 UART의 통신 원리와 프레임 구조를 상세히 이해하고, 이를 기반으로 RTL(Register Transfer Level) 설계를 통해 송수신 로직을 직접 구현해보는 과정을 진행합니다. FPGA 상에서 UART를 구현함으로써 디지털 회로 설계 능력을 체계적으로 키우고, 시뮬레이션 및 검증을 통해 실제 하드웨어 수준에서 동작을 확인하는 경험을 쌓을 수 있습니다. 또한 Soft Processor인 MicroBlaze와 Xilinx UART IP를 활용한 방식도 함께 학습하여, 프로세서 기반의 시스템 설계 흐름 및 인터페이스 구성을 폭넓게 이해하게 됩니다. 이를 통해 논리 설계와 프로세서 설계를 아우르는 포괄적인 개발 역량을 갖출 수 있습니다.

초급

초급

FPGA, system-verilog, uart

FPGA에 UART 구현하기강의 썸네일

FPGA에 UART 구현하기

EasyFPGA

Verilog FPGA Program 1 (Zynq mini 7020)강의 썸네일

Verilog FPGA Program 1 (Zynq mini 7020)

alex

이 강의를 통하여 수강생들은 Zynq 보드를 활용하여 Verilog를 구현하는 내용을 배우게 됩니다.

초급

초급

Verilog HDL, FPGA, zynq

Verilog FPGA Program 1 (Zynq mini 7020)강의 썸네일

Verilog FPGA Program 1 (Zynq mini 7020)

alex

Verilog FPGA Program 6 - DDR Arbiter (HIL-A35T)강의 썸네일

Verilog FPGA Program 6 - DDR Arbiter (HIL-A35T)

alex

본 강의는 DDR Memory Arbiter를 구현합니다.

초급

초급

Verilog HDL, FPGA

Verilog FPGA Program 6 - DDR Arbiter (HIL-A35T)강의 썸네일

Verilog FPGA Program 6 - DDR Arbiter (HIL-A35T)

alex

Verilog FPGA Program 6 - DDR Arbiter (Arty A7-35T)강의 썸네일

Verilog FPGA Program 6 - DDR Arbiter (Arty A7-35T)

alex

본 강의는 DDR Memory Arbiter를 구현합니다.

초급

초급

FPGA, Verilog HDL

Verilog FPGA Program 6 - DDR Arbiter (Arty A7-35T)강의 썸네일

Verilog FPGA Program 6 - DDR Arbiter (Arty A7-35T)

alex