inflearn logo
강의

講義

知識共有
inflearn logo
Hardware

/

Semiconductor

設計独学's Verilogマスター Season 1 (実践コーディングテスト問題で完成するデジタル設計エンジニアのキャリアアップ)

あなたの設計スキルを点検する時間です。 半導体回路設計において最も重要な言語、それはVerilogです。 国内外の回路設計面接で実際に出題された問題を直接解きながら、Verilogの実力をセルフチェックしてみてください。 Verilogコーディングテストは、今や選択ではなく必須です。 地方大学出身からスタートし、外資系半導体企業に入社したETAさんの実践的なヒントをお見逃しなく。

（4.9）受講レビュー 12件

受講生 87名

難易度 初級

受講期間 無制限

Verilog HDL
Verilog HDL
system-verilog
system-verilog
Verilog HDL
Verilog HDL
system-verilog
system-verilog

学習した受講者のレビュー

学習した受講者のレビュー

4.9

5.0

achieve12345

52% 受講後に作成

楽しく拝見しています。レビュー講義も出ますか？

5.0

항상 감사하면 살기

93% 受講後に作成

こんにちは、ETAさん。すべての講義を終えて受講レビューを残します。 私は現在SoC Integration Teamで働いている3年目の現職者です。私たちは普段、IPを受け取ってシステム的な観点で検討することが多いです。そのため、RTLはSub-SystemやBlock-Simなどを構成する際に使用していました。 RTL設計をしてから久しかったので、それに対する渇望がありましたが、こちらの講義を通じて出勤後に毎日1問ずつ解いていたら、いつの間にか完走していました（笑）。 設計独学のホームページ（Discord）を見ると、シーズン2が6月末に出るとのことですね。そちらの講義でお会いしましょう。 良い一日をお過ごしください。 ++ 余談ですが、私は割り込みコントローラ（Interrupt Controller）の問題が一番難しく、また役に立ったと思います（笑）。（概念的にGICは知っていましたが、実際にRTLで設計するのは確かに別問題ですね。）

5.0

step

30% 受講後に作成

素晴らしい講義をありがとうございました。

受講後に得られること

  • Google、Apple、Qualcommなど。面接の過去問を通じた面接対策

  • 実務ですぐに活用できるVerilog設計ノウハウ

11年目の設計エンジニアから
しっかり学ぶ実践Verilog

Verilogのコーディングテスト、必ず準備すべきでしょうか？

デジタル設計職を採用する際、コーディングテストは予想以上に頻繁に活用されます。設計を中心とするスタートアップや外資系企業であれば、Verilogのデザインテストはほぼ必須に近いです。テストがなかったとしても、口頭面接を通じて設計の理解度やコードの思考力を確認するため、設計職のキャリアを準備するならVerilogの設計問題を「自ら解いてみる過程」は重要な経験になります。

verilog3

そこでこの講義は、コーディングテストや実무で直面する問題を自ら実装しながら設計力を養う 実践講義として構成しました。全4段階で緻密に設計されたテスト問題とともに、Verilogをマスターされることを願っています。

✅ 国内外の回路設計面接で実際に選題された問題をベースに構成しました。

✅ 実習中心にVerilogの文法を学び、自ら設計することで概念を体得します。

✅ 11年目のエンジニアが現場で蓄積した設計経験をコード単位に落とし込んで伝授します。

✅ 大学生・就活生から新人・ジュニアエンジニア、経験のある転職希望者まで、すべてのニーズを満足させます。

なぜ、ETAの講義なのですか？

設計独学MatbiのクルーであるETA氏は、11年目の半導体設計エンジニアとして誰よりもVerilogの実務に対する深い理解を持っています。

  • 中小ファブレスにて量産2件を主導し、フロントエンド設計の全過程を経験

  • 国内では珍しいハードウェアIP設計専門企業にて、3年間のVerilog設計・デバッグ経験。

  • 現在、世界トップ5のグローバル外資系ファブレス企業にて、実務設計に携わり3年目。

ETA_profile

トップ知識共有者、設計独学Matbi（マッビ）が保証する講義です。

こんにちは、設計独学マッビ（맛비）です。半導体の「本当の設計」と実務に基づいたキャリアインサイトをお伝えするために、半導体の実務専門家たちと知識共有クルーを結成しました。

今回の講義はクルーによる最初の講義であり、長年の講義経験を持つMatbiが、構成から解説、実習コードに至るまで直接検修・推敲し、すべての動画も自ら編集することで、最適な教育コンテンツとして完成させました。

コーディングテスト対策を超えて、
真の設計経験を積む学習フロー

問題の紹介から解法、そして実務で使用されるWaveform・Schematicを活用した設計検証まで。
実際の設計の流れを反映した学習フローです。

문제소개

問題紹介

4つのレベルで構成された例題を提供します。

3

受講生の演習時間

受講生は実践のように制限時間内に問題を解きます。（カウントダウン映像で停止して解いてみてください）

4

模範解答の解説

設計者の視点で問題を解きながら、核心となる概念と実装戦略を説明します。

5

波形 (Waveform)

シミュレーション結果を通じて動作を確認し、設計意図と一致するかを検証します。

6

回路図

回路構造を確認しながら、コードが実際のハードウェアとしてどのように実装されるかを視覚的に理解します。

4つのレベルで
細かく構成しました。

roadmap_v2

Season 1 カリキュラム構成

  • 00. 環境設定
    Vivadoのインストール、シミュレーション環境の構築、ツールの使用方法の学習

  • Level 0: 基礎設計問題演習
    ゲート、カルノー図、ベクトル/スカラー、条件文、モジュール、フリップフロップ、カウンタ、FSM、testbench作成など

  • Level 1：実戦設計拡張問題演習
    Parity、Mux、Adder、ALU、Bin2Gray、割り込み制御、パイプライン、parameterizationなど
    実際の回路設計問題をVerilogで実装し、検証します。

  • まとめの要約
    Lv0、Lv1の核心概念の整理、誤ったコードレビュー、面接準備用の要約を提供

このような方におすすめです

1⃣ 回路設計のコーディングテストを準備中の専攻者、就職準備生
2⃣ RTL設計を実習中心に体系的に習得したい大学院生
3⃣ Verilogを実務レベルで固めたい入門・初級エンジニア
4⃣ System-Verilogやtestbenchまで拡張したい設計者

この講義を終えた後には、

  • Verilog HDLの核心的な文法と構造を、自ら作成できるようになります。

  • 面接で出題される設計問題を制限時間内に実装できるようになります。

  • ハードウェアの動作と検証を自ら行える自信がつきます。

  • 次のステップである上級講義（Season2）に必要な実力を十分に備えることができます。（来年初め公開予定）

現場でお会いしましょう 👋

設計独学は「デジタル設計を自ら習得し、成長する人々」のために存在します。Verilogが難しいと感じていたなら、ぜひこの講義から始めてみてください。私たちは実力で証明してきた設計者であり、皆さんもそのように成長できます。ここまで読んでいただき、ありがとうございました。

皆様と現場でまたお会いできることを心より楽しみにしております。

ETA & Matbiより。

🎁 設計独学コミュニティの会員の方に割引クーポンを差し上げます！ 🥰

設計独学コミュニティに加入して、割引クーポンを受け取りましょう！ 加入リンク（クリック）

こんな方に
おすすめです

学習対象は
誰でしょう？

  • 外資系回路設計企業を目指している方

  • 現在のご自身の語学力を知りたい方

前提知識、
必要でしょうか？

  • Verilog

  • 半導体回路設計の知識

こんにちは
semisgdhです。

4,276

受講生

363

受講レビュー

1,305

回答

5.0

講座評価

5

講座

こんにちは。設計独学のMatbiです。

現) Global Top5 Fabless企業でHW IP設計をしています。

この世になかった、そして皆さんの実務に役立つ「本物の半導体設計実務講義」を作っています。

設計独学ロードマップと一緒に、皆さんの実力を高めていきましょう。

設計独学と一緒に歩めるリンクです。一緒に楽しく勉強して成長しましょう！

もっと見る

共同知識共有者

カリキュラム

全体

46件 ∙ (9時間 20分)

講座資料（こうぎしりょう）:

授業資料
講座掲載日: 
最終更新日: 

受講レビュー

全体

12件

4.9

12件の受講レビュー

  • alswnsworkout6072님의 프로필 이미지
    alswnsworkout6072

    受講レビュー 2

    ∙

    平均評価 5.0

    5

    93% 受講後に作成

    こんにちは、ETAさん。すべての講義を終えて受講レビューを残します。 私は現在SoC Integration Teamで働いている3年目の現職者です。私たちは普段、IPを受け取ってシステム的な観点で検討することが多いです。そのため、RTLはSub-SystemやBlock-Simなどを構成する際に使用していました。 RTL設計をしてから久しかったので、それに対する渇望がありましたが、こちらの講義を通じて出勤後に毎日1問ずつ解いていたら、いつの間にか完走していました（笑）。 設計独学のホームページ（Discord）を見ると、シーズン2が6月末に出るとのことですね。そちらの講義でお会いしましょう。 良い一日をお過ごしください。 ++ 余談ですが、私は割り込みコントローラ（Interrupt Controller）の問題が一番難しく、また役に立ったと思います（笑）。（概念的にGICは知っていましたが、実際にRTLで設計するのは確かに別問題ですね。）

    • eta5583
      知識共有者

      こんにちは、「いつも感謝しながら生きる」様。😊 貴重な受講レビューを残していただき、心より感謝申し上げます。 実務でSoC Integrationのお仕事をされながら、たゆまぬ学習を続けてこられた点、本当に素晴らしいです！ 特に、質問の内容から非常に熱心に取り組まれていることが伝わってきました。 （私も「いつも感謝しながら生きる」様と似たような経験があり、当時のことを思い出しました） 割り込みコントローラがお役に立てたのであれば、シーズン2の問題も役立つものが多いかと思います。 シーズン2でまたお会いできることを楽しみにしております。これからも設計に対する情熱を失わずに頑張ってください。ありがとうございます！

  • achieve123455556님의 프로필 이미지
    achieve123455556

    受講レビュー 5

    ∙

    平均評価 4.0

    5

    52% 受講後に作成

    楽しく拝見しています。レビュー講義も出ますか？

    • eta5583
      知識共有者

      ありがとうございます！achieve12345さん、もう半分まで来ましたね！シーズン2の講義は今年の夏休みシーズンに公開される予定です！シーズン1を完走した後に続けて受講していただければ、大きな助けになるはずです！最後まで頑張ってください！

  • kimjw0331607536님의 프로필 이미지
    kimjw0331607536

    受講レビュー 1

    ∙

    平均評価 5.0

    5

    30% 受講後に作成

    • eta5583
      知識共有者

      キム・ジョンウォンさん、高評価ありがとうございます！100%完走まで頑張ってください！

  • stephanus732880님의 프로필 이미지
    stephanus732880

    受講レビュー 5

    ∙

    平均評価 5.0

    5

    30% 受講後に作成

    素晴らしい講義をありがとうございました。

    • eta5583
      知識共有者

      step様、素晴らしい評価をいただき本当にありがとうございます。 自ら設計し検証することで「設計センス」を磨くお手伝いができたのであれば、非常にやりがいを感じます。 受講中に気になった点や、追加で扱ってほしいテーマなどがあれば、いつでもコメントでお知らせください。共に成長していける過程となることを願っています！

  • 99yuny5542님의 프로필 이미지
    99yuny5542

    受講レビュー 1

    ∙

    平均評価 5.0

    5

    30% 受講後に作成

    • eta5583
      知識共有者

      キム・ドンユンさん、こんにちは！ 高評価をいただきありがとうございます！ご質問いただいた通り、100%完走するまで気になることがあれば、いつでもお気軽にご質問ください！できるだけ早く回答いたします。完走まで頑張りましょう！

semisgdhの他の講座

知識共有者の他の講座を見てみましょう！

設計独学맛비's 実戦 Verilog HDL Season 1 (クロックから内部メモリまで)講義サムネイル

設計独学맛비's 実戦 Verilog HDL Season 1 (クロックから内部メモリまで)

semisgdh

￥31,445

初級 / Verilog HDL, FPGA, Embedded

5.0

(168)

1,700+
頻繁な回答
頻繁な回答

実務者と一緒に Verilog HDL を使用して、非メモリ半導体の設計の基本的な知識と経験を積んでみましょう。

初級

初級

Verilog HDL, FPGA, Embedded

設計独学맛비's 実戦 Verilog HDL Season 1 (クロックから内部メモリまで)講義サムネイル

設計独学맛비's 実戦 Verilog HDL Season 1 (クロックから内部メモリまで)

semisgdh

￥31,445

初級 / Verilog HDL, FPGA, Embedded

5.0

(168)

1,700+
頻繁な回答
頻繁な回答
設計独学味比の実戦FPGAを用いたHWアクセラレータ設計（LED制御からFully Connected Layerアクセラレータ設計まで）講義サムネイル

設計独学味比の実戦FPGAを用いたHWアクセラレータ設計（LED制御からFully Connected Layerアクセラレータ設計まで）

semisgdh

￥37,589

中級以上 / FPGA, Embedded

5.0

(95)

1,200+
頻繁な回答
頻繁な回答

設計独学味と一緒に！ FPGAの基礎知識とHWアクセラレータの設計経験を築きましょう。

中級以上

中級以上

FPGA, Embedded

設計独学味比の実戦FPGAを用いたHWアクセラレータ設計（LED制御からFully Connected Layerアクセラレータ設計まで）講義サムネイル

設計独学味比の実戦FPGAを用いたHWアクセラレータ設計（LED制御からFully Connected Layerアクセラレータ設計まで）

semisgdh

￥37,589

中級以上 / FPGA, Embedded

5.0

(95)

1,200+
頻繁な回答
頻繁な回答
設計独学マスビの実戦 Verilog HDL Season 2 (AMBA AXI4 完全制覇)講義サムネイル

設計独学マスビの実戦 Verilog HDL Season 2 (AMBA AXI4 完全制覇)

semisgdh

￥48,794

中級以上 / Verilog HDL, FPGA, amba, Embedded

4.9

(48)

500+
頻繁な回答
頻繁な回答

設計独学と共にVerilog HDLを利用してSoC Busの基本となるAMBA AXI4設計とVIP検証経験を積んでみましょう！

中級以上

中級以上

Verilog HDL, FPGA, amba

設計独学マスビの実戦 Verilog HDL Season 2 (AMBA AXI4 完全制覇)講義サムネイル

設計独学マスビの実戦 Verilog HDL Season 2 (AMBA AXI4 完全制覇)

semisgdh

￥48,794

中級以上 / Verilog HDL, FPGA, amba, Embedded

4.9

(48)

500+
頻繁な回答
頻繁な回答
設計独学味比の実戦 AI HW設計のためのバイブル、CNN演算完全征服講義サムネイル

設計独学味比の実戦 AI HW設計のためのバイブル、CNN演算完全征服

semisgdh

￥41,746

中級以上 / Verilog HDL, FPGA, CNN, Embedded

5.0

(40)

600+
頻繁な回答
頻繁な回答

味と一緒にAIハードウェアの基本を勉強します。非メモリ設計の専門家として、優れたAI HWを設計するための必須知識が含まれています。

中級以上

中級以上

Verilog HDL, FPGA, CNN

設計独学味比の実戦 AI HW設計のためのバイブル、CNN演算完全征服講義サムネイル

設計独学味比の実戦 AI HW設計のためのバイブル、CNN演算完全征服

semisgdh

￥41,746

中級以上 / Verilog HDL, FPGA, CNN, Embedded

5.0

(40)

600+
頻繁な回答
頻繁な回答

似ている講座

同じ分野の他の講座を見てみましょう！

設計独学マスビの実戦 Verilog HDL Season 2 (AMBA AXI4 完全制覇)講義サムネイル

設計独学マスビの実戦 Verilog HDL Season 2 (AMBA AXI4 完全制覇)

semisgdh

￥48,794

中級以上 / Verilog HDL, FPGA, amba, Embedded

4.9

(48)

500+
頻繁な回答
頻繁な回答

設計独学と共にVerilog HDLを利用してSoC Busの基本となるAMBA AXI4設計とVIP検証経験を積んでみましょう！

中級以上

中級以上

Verilog HDL, FPGA, amba

設計独学マスビの実戦 Verilog HDL Season 2 (AMBA AXI4 完全制覇)講義サムネイル

設計独学マスビの実戦 Verilog HDL Season 2 (AMBA AXI4 完全制覇)

semisgdh

￥48,794

中級以上 / Verilog HDL, FPGA, amba, Embedded

4.9

(48)

500+
頻繁な回答
頻繁な回答
回路設計入門者のためのデジタル、アナログ設計と実務Project講義サムネイル

回路設計入門者のためのデジタル、アナログ設計と実務Project

samcoach

￥12,650

初級 / Verilog HDL, FPGA, amp, circuit

4.9

(48)

300+
頻繁な回答
頻繁な回答

サムスン電子 現職者が教えるデジタル/アナログ回路設計の基礎と実務！ 回路設計用語集、詳細な職務選択方法、職務面接対策法まで全て手に入れてください！

初級

初級

Verilog HDL, FPGA, amp

回路設計入門者のためのデジタル、アナログ設計と実務Project講義サムネイル

回路設計入門者のためのデジタル、アナログ設計と実務Project

samcoach

￥12,650

初級 / Verilog HDL, FPGA, amp, circuit

4.9

(48)

300+
頻繁な回答
頻繁な回答
Verilog FPGA Program 1 (Zynq mini 7020)講義サムネイル

Verilog FPGA Program 1 (Zynq mini 7020)

alex

￥13,915

初級 / Verilog HDL, FPGA, zynq

5.0

(4)

この講義を通じて、受講生はZynqボードを活用してVerilogを実装する内容を学びます。

初級

初級

Verilog HDL, FPGA, zynq

Verilog FPGA Program 1 (Zynq mini 7020)講義サムネイル

Verilog FPGA Program 1 (Zynq mini 7020)

alex

￥13,915

初級 / Verilog HDL, FPGA, zynq

5.0

(4)

FPGAにUARTを実装する講義サムネイル

FPGAにUARTを実装する

EasyFPGA

￥3,614

初級 / FPGA, system-verilog, uart, vivado

5.0

(3)

ミッション
ミッション

UARTは最も基本的で広く活用されているシリアル通信方式であり、FPGA設計に初めて触れる初心者にとって非常に適した学習テーマです。本講義では、UARTの通信原理とフレーム構造を詳細に理解し、これを基にRTL(Register Transfer Level)設計を通じて送受信ロジックを直接実装する過程を進めます。FPGA上でUARTを実装することで、デジタル回路設計能力を体系的に養い、シミュレーションおよび検証を通じて実際のハードウェアレベルでの動作を確認する経験を積むことができます。また、Soft ProcessorであるMicroBlazeとXilinx UART IPを活用した方式も共に学習し、プロセッサベースのシステム設計フローおよびインターフェース構成を幅広く理解するようになります。これにより、論理設計とプロセッサ設計を網羅する包括的な開発能力を身につけることができます。

初級

初級

FPGA, system-verilog, uart

FPGAにUARTを実装する講義サムネイル

FPGAにUARTを実装する

EasyFPGA

￥3,614

初級 / FPGA, system-verilog, uart, vivado

5.0

(3)

ミッション
ミッション
Verilog FPGA Program 6 - DDR Arbiter (HIL-A35T)講義サムネイル

Verilog FPGA Program 6 - DDR Arbiter (HIL-A35T)

alex

￥13,915

初級 / Verilog HDL, FPGA

本講義はDDR Memory Arbiterを実装します。

初級

初級

Verilog HDL, FPGA

Verilog FPGA Program 6 - DDR Arbiter (HIL-A35T)講義サムネイル

Verilog FPGA Program 6 - DDR Arbiter (HIL-A35T)

alex

￥13,915

初級 / Verilog HDL, FPGA

Verilog FPGA Program 6 - DDR Arbiter (Arty A7-35T)講義サムネイル

Verilog FPGA Program 6 - DDR Arbiter (Arty A7-35T)

alex

￥13,915

初級 / FPGA, Verilog HDL

5.0

(1)

本講義はDDR Memory Arbiterを実装します。

初級

初級

FPGA, Verilog HDL

Verilog FPGA Program 6 - DDR Arbiter (Arty A7-35T)講義サムネイル

Verilog FPGA Program 6 - DDR Arbiter (Arty A7-35T)

alex

￥13,915

初級 / FPGA, Verilog HDL

5.0

(1)

￥34,878