Inflearn brand logo image
Inflearn brand logo image

N

Inflearn brand logo image
Hardware

/

Semiconductor

設計独学のVerilogマスター Season 1 (実戦コーディングTest問題で完成するデジタル設計エンジニアのキャリア飛躍)

あなたの設計スキルが試される時です。 半導体回路設計において最も重要な言語.. それがVerilogです。 国内外の回路設計面接で実際に出題された問題に、直接取り組んでVerilogの実力を自己診断してみてください。 Verilogのコーディングテストは、もはや選択ではなく必須です。 地方大学出身から始め、外資系半導体企業に入社したETAさんの実践的なヒントを、お見逃しなく。

（5.0）受講レビュー 3件

受講生 46名

  • semisgdh
  • eta5583
Verilog HDL
system-verilog

こんなことが学べます

  • Google、Apple、Qualcommなど。面接の過去問を通じた面接対策

  • 実務で即座に活用できるVerilog設計ノウハウ

11年目の設計エンジニアから
しっかり学ぶ実戦Verilog

Verilogコーディングテスト、必ず準備すべきでしょうか？

デジタル設計職を採用する際、コーディングテストは思っているよりもはるかに頻繁に活用されます。設計を中心とするスタートアップや外資系企業であれば、Verilog設計テストはほぼ必須に近いです。テストがなくても、口頭面接を通じて設計理解度とコード思考力を確認するため、設計職のキャリアを準備するならVerilog設計問題を「直接解いてみる過程」は重要な経験になります。

verilog3

そのため、この講義はコーディングテストと実務で直面する問題を直接実装しながら設計力を身につける実戦講義として構成しました。全4段階で綿密に設計されたテスト問題と共にVerilogをマスターしていただければと思います。

✅ 国内外の回路設計面接で実際に出題された問題をベースに構成しました。

✅ 実習中心でVerilog文法を身につけ、直接手で設計しながら概念を体得します。

✅ 11年目エンジニアの現場で蓄積した設計経験をコード単位で込めて伝達します。

✅ 大学生・就活生から新入・ジュニアエンジニア、経験豊富な転職者まで、すべての方のニーズを満たします。

なぜ、ETAの講義なのですか？

設計独学マスタービの크루원であるETAさんは11年目の半導体設計エンジニアとして誰よりもVerilog実務に対する深い理解を持っています。

  • 中小ファブレスで量産2件を主導し、フロントエンド設計全過程を経験

  • 国内では珍しいハードウェアIP設計専門企業で3年間Verilog設計・デバッグ

  • 現在Global Top5ファブレス外資系企業で3年目実務設計中

ETA_profile

トップ知識共有者、設計独学マスターが保証する講義です。

こんにちは、設計独学マスビです。半導体の「本当の設計」と実務ベースのキャリアインサイトをお伝えするために、半導体実務専門家たちと知識共有クルーを結成しました。

今回の講義はクルー員の初回講義として、長年の講義経験を積んだMatbiが構造から解説、実習コードまで直接検収して磨き上げ、すべての映像も直接編集して最適な教育コンテンツとして完成させました。

コーディングテスト対策を超えて、
本当の設計経験を積む学習フロー

問題の紹介から解法、そして実務で使用するWaveform・Schematicを活用した設計検証まで。
実際の設計フローを反映した学習フローです。

문제소개

問題紹介

4つのレベルで構成された例題を提供します。

3

受講生解答時間

受講生は実戦のように制限時間内で問題を解きます。（カウントダウン映像で停止して解いてみてください）

4

模範解答の解説

設計者の視点で問題を解決しながら、核心概念と実装戦略を説明します。

5

Waveform

シミュレーション結果を通じて動作状況を確認し、設計意図と一致するかを検証します。

6

Schematic

回路構造を確認しながら、コードが実際のハードウェアにどのように実装されるかを視覚的に理解します。

4つのレベルで
きめ細かく構成しました。

roadmap_v2

Season 1 カリキュラム構成

  • 00. 環境設定
    Vivadoインストール、シミュレーション環境構築、ツール使用法学習

  • Level 0: 基礎設計問題解答
    ゲート、カルノーマップ、ベクター/スカラー、条件文、モジュール、フリップフロップ、カウンター、FSM、testbench作成など

  • Level 1: 実戦設計拡張問題演習
    Parity、Mux、Adder、ALU、Bin2Gray、割り込み制御、パイプライン、parameterization等
    実際の回路設計問題をVerilogで実装し検証します。

  • まとめ要約
    Lv0、Lv1の核心概念整理、間違ったコードレビュー、面接準備用要約を提供

このような方におすすめします

1⃣ 回路設計コーディングテストを準備中の専攻者、就職準備生
2⃣ RTL設計を実習中心で体系的に習得したい大学院生
3⃣ Verilogを実務レベルで固めたい入門・初級エンジニア
4⃣ System-VerilogやTestbenchまで拡張したい設計者

この講義を受講すると、

  • Verilog HDLの核心文法と構造を自ら作成することができます。

  • 面接で出題される設計問題を制限時間内に実装できます。

  • ハードウェアの動作と検証を直接実行できる自信が身につきます。

  • 次のステップである上級講座（Season2）に必要な実力を十分に身につけることができます。（来年初めOpen予定）

現場でお会いしましょう👋

設計独学は「デジタル設計を自ら学び成長する人々」のために存在します。Verilogが難しいと感じられたなら、この講義から始めてみてください。私たちは実力で証明してきた設計者であり、皆さんもそのように成長することができます。ここまで読んでいただき、ありがとうございます。

皆さんと現場で必ずまたお会いできることを期待しております。

ETA & 맛비より。

🎁 設計独学コミュニティ会員の方に割引クーポンをプレゼントします！ 🥰

設計独学コミュニティに参加して、割引クーポンをもらいましょう！参加リンク（クリック）

こんな方に
おすすめです

学習対象は
誰でしょう？

  • 外資系回路設計企業を目標とされている方

  • 現在ご自身のスキルを知りたい方

前提知識、
必要でしょうか？

  • Verilog

  • 半導体回路設計知識

こんにちは
です。

3,983

受講生

298

受講レビュー

1,266

回答

5.0

講座評価

5

講座

안녕하세요. 설계독학의 맛비입니다.

현) Global Top5 Fabless기업에서 HW IP 설계하고 있습니다.

세상에 없던 그리고 여러분들의 현업 생활에 도움이 되는, "진짜 반도체 설계 실무 강의"를 만들고 있습니다.

설계독학과 함께할 수 있는 링크입니다. 함께 즐공하고 성장해요!

共同知識共有者

カリキュラム

全体

46件 ∙ (9時間 20分)

講座資料（こうぎしりょう）:

授業資料
講座掲載日: 
最終更新日: 

受講レビュー

全体

3件

5.0

3件の受講レビュー

  • nwsong7862님의 프로필 이미지
    nwsong7862

    受講レビュー 2

    ∙

    平均評価 5.0

    5

    32% 受講後に作成

    • semisgdh
      知識共有者

      Thank you for leaving such a positive review at the 31% mark! It seems like the flow of the lectures is being conveyed well, which gives me great strength. I'll continue to deliver the remaining lectures even more solidly so that your design sense can build up step by step through practical problems. Let's run together until completion! I'm cheering you on!

  • aceoftop1975님의 프로필 이미지
    aceoftop1975

    受講レビュー 94

    ∙

    平均評価 5.0

    修正済み

    5

    100% 受講後に作成

    (25/08/03/Sun 18:32) I listened to the lecture and understood a lot. I also learned about Karnaugh maps. Thank you for creating such a good lecture (by the way, I've completed the entire roadmap. 😊😊😊).

    • semisgdh
      知識共有者

      sunny75, I'm truly moved that you completed the entire roadmap of the Verilog Master Series with us! As an instructor, I feel great satisfaction hearing that you understood the flow by accurately grasping even the Karnaugh maps. Thank you for opening your first course review with such encouraging words. Let's continue running together toward an even more solid design journey ahead. Thank you!

  • thsalswo8792272님의 프로필 이미지
    thsalswo8792272

    受講レビュー 3

    ∙

    平均評価 5.0

    5

    100% 受講後に作成

    It was very helpful.

    • semisgdh
      知識共有者

      Thank you, Son Min-jae, for leaving such a valuable course review. As the third review for this new course, it holds even deeper meaning. Hearing that it was helpful is the most rewarding part for me as someone who prepared this course. I hope this program went beyond simply delivering knowledge and actually helped you develop your design intuition. More in-depth content is planned ahead, so I'll be cheering you on to complete the journey with us and grow to the next level.

￥32,507

semisgdhの他の講座

知識共有者の他の講座を見てみましょう！

Design Self-Study Tastebi's Practical Verilog HDL Season 1 (From Clock to Internal Memory)강의 썸네일

Design Self-Study Tastebi's Practical Verilog HDL Season 1 (From Clock to Internal Memory)

semisgdh

Let's gain basic knowledge and experience in non-memory semiconductor design using Verilog HDL with industry professionals.

초급

초급

Verilog HDL, FPGA, Embedded

Design Self-Study Tastebi's Practical Verilog HDL Season 1 (From Clock to Internal Memory)강의 썸네일

Design Self-Study Tastebi's Practical Verilog HDL Season 1 (From Clock to Internal Memory)

semisgdh

Design Self-Study Flavor's Practical Verilog HDL Season 2 (Complete Mastery of AMBA AXI4)강의 썸네일

Design Self-Study Flavor's Practical Verilog HDL Season 2 (Complete Mastery of AMBA AXI4)

semisgdh

Let's build AMBA AXI4 design and VIP verification experience, foundational to SoC Bus, through self-study of design with Verilog HDL!

중급이상

중급이상

Verilog HDL, FPGA, amba

Design Self-Study Flavor's Practical Verilog HDL Season 2 (Complete Mastery of AMBA AXI4)강의 썸네일

Design Self-Study Flavor's Practical Verilog HDL Season 2 (Complete Mastery of AMBA AXI4)

semisgdh

Design Self-study Taste's Bible for Practical AI HW Design, Complete Conquest of CNN Operations (Accelerator Practice Using Verilog HDL + FPGA)강의 썸네일

Design Self-study Taste's Bible for Practical AI HW Design, Complete Conquest of CNN Operations (Accelerator Practice Using Verilog HDL + FPGA)

semisgdh

Study the basics of AI hardware with Matbi. As a non-memory design expert, it contains essential knowledge for designing good AI HW.

중급이상

중급이상

Verilog HDL, FPGA, CNN

Design Self-study Taste's Bible for Practical AI HW Design, Complete Conquest of CNN Operations (Accelerator Practice Using Verilog HDL + FPGA)강의 썸네일

Design Self-study Taste's Bible for Practical AI HW Design, Complete Conquest of CNN Operations (Accelerator Practice Using Verilog HDL + FPGA)

semisgdh

Design Self-Study Tastebi's Practical FPGA-Based HW Accelerator Design (From LED Control to Fully Connected Layer Accelerator Design)강의 썸네일

Design Self-Study Tastebi's Practical FPGA-Based HW Accelerator Design (From LED Control to Fully Connected Layer Accelerator Design)

semisgdh

With the help of the design self-study taste-maker! Let's gain basic knowledge of FPGA and HW accelerator design experience.

중급이상

중급이상

FPGA, Embedded

Design Self-Study Tastebi's Practical FPGA-Based HW Accelerator Design (From LED Control to Fully Connected Layer Accelerator Design)강의 썸네일

Design Self-Study Tastebi's Practical FPGA-Based HW Accelerator Design (From LED Control to Fully Connected Layer Accelerator Design)

semisgdh

似ている講座

同じ分野の他の講座を見てみましょう！

Digital and Analog Design with Practical Projects for Circuit Design Beginners강의 썸네일

Digital and Analog Design with Practical Projects for Circuit Design Beginners

samcoach

Digital/Analog Circuit Design Basics & Practice from a Samsung Electronics Insider! Get the Circuit Design Glossary, detailed job selection methods, and job interview preparation tips!

초급

초급

Verilog HDL, FPGA, amp

Digital and Analog Design with Practical Projects for Circuit Design Beginners강의 썸네일

Digital and Analog Design with Practical Projects for Circuit Design Beginners

samcoach

Design Self-Study Flavor's Practical Verilog HDL Season 2 (Complete Mastery of AMBA AXI4)강의 썸네일

Design Self-Study Flavor's Practical Verilog HDL Season 2 (Complete Mastery of AMBA AXI4)

semisgdh

Let's build AMBA AXI4 design and VIP verification experience, foundational to SoC Bus, through self-study of design with Verilog HDL!

중급이상

중급이상

Verilog HDL, FPGA, amba

Design Self-Study Flavor's Practical Verilog HDL Season 2 (Complete Mastery of AMBA AXI4)강의 썸네일

Design Self-Study Flavor's Practical Verilog HDL Season 2 (Complete Mastery of AMBA AXI4)

semisgdh

Implementing UART on FPGA강의 썸네일

Implementing UART on FPGA

easyfpga

UART is the most basic and widely utilized serial communication method, making it a very suitable learning topic for beginners new to FPGA design. In this course, we will thoroughly understand the communication principles and frame structure of UART, and based on this, we will proceed with directly implementing transmit/receive logic through RTL (Register Transfer Level) design. By implementing UART on an FPGA, you can systematically develop your digital circuit design skills and gain experience verifying its operation at the actual hardware level through simulation and verification. Furthermore, by learning the method utilizing the MicroBlaze soft processor and Xilinx UART IP, you will gain a broad understanding of processor-based system design flow and interface configuration. This will enable you to acquire comprehensive development capabilities encompassing both logic design and processor design.

초급

초급

FPGA, system-verilog, uart

Implementing UART on FPGA강의 썸네일

Implementing UART on FPGA

easyfpga

Verilog FPGA Program 6 - DDR Arbiter (HIL-A35T)강의 썸네일

Verilog FPGA Program 6 - DDR Arbiter (HIL-A35T)

ihil

This lecture implements a DDR Memory Arbiter.

초급

초급

Verilog HDL, FPGA

Verilog FPGA Program 6 - DDR Arbiter (HIL-A35T)강의 썸네일

Verilog FPGA Program 6 - DDR Arbiter (HIL-A35T)

ihil

Verilog FPGA Program 6 - DDR Arbiter (Arty A7-35T)강의 썸네일

Verilog FPGA Program 6 - DDR Arbiter (Arty A7-35T)

ihil

This lecture implements DDR Memory Arbiter.

초급

초급

FPGA, Verilog HDL

Verilog FPGA Program 6 - DDR Arbiter (Arty A7-35T)강의 썸네일

Verilog FPGA Program 6 - DDR Arbiter (Arty A7-35T)

ihil

Verilog FPGA Program 1 (Zynq mini 7020)강의 썸네일

Verilog FPGA Program 1 (Zynq mini 7020)

ihil

In this course, students will learn how to implement Verilog using the Zynq board.

초급

초급

Verilog HDL, FPGA, zynq

Verilog FPGA Program 1 (Zynq mini 7020)강의 썸네일

Verilog FPGA Program 1 (Zynq mini 7020)

ihil