강의

N
챌린지

멘토링

N
클립

커뮤니티

Hardware

/

Semiconductor

設計独学のVerilog マスター Season 1 (実戦コーディングテスト問題で完成するデジタル設計エンジニアのキャリア飛躍)

あなたの設計スキルが試される時です。 半導体回路設計において最も重要な言語.. それがVerilogです。 国内外の回路設計面接で実際に出題された問題に、直接取り組んでVerilogの実力を自己診断してみてください。 Verilogのコーディングテストは、もはや選択ではなく必須です。 地方大学出身から始め、外資系半導体企業に入社したETAさんの実践的なヒントを、お見逃しなく。

（5.0）受講レビュー 5件

受講生 65名

  • semisgdh
  • ETA
Verilog HDL
system-verilog

学習した受講者のレビュー

受講後に得られること

  • Google、Apple、Qualcommなど。面接の過去問を通じた面接対策

  • 実務で即座に活用できるVerilog設計ノウハウ

11年目の設計エンジニアから
しっかり学ぶ実戦Verilog

Verilogコーディングテスト、必ず準備すべきでしょうか？

デジタル設計職を採用する際、コーディングテストは思っているよりもはるかに頻繁に活用されます。設計を中心とするスタートアップや外資系企業であれば、Verilog設計テストはほぼ必須に近いです。テストがなくても、口頭面接を通じて設計理解度とコード思考力を確認するため、設計職のキャリアを準備するならVerilog設計問題を「直接解いてみる過程」は重要な経験になります。

verilog3

そのため、この講義はコーディングテストと実務で直面する問題を直接実装しながら設計力を身につける実戦講義として構成しました。全4段階で綿密に設計されたテスト問題と共にVerilogをマスターしていただければと思います。

✅ 国内外の回路設計面接で実際に出題された問題をベースに構成しました。

✅ 実習中心でVerilog文法を身につけ、直接手で設計しながら概念を体得します。

✅ 11年目エンジニアの現場で蓄積した設計経験をコード単位で込めて伝達します。

✅ 大学生・就活生から新入・ジュニアエンジニア、経験豊富な転職者まで、すべての方のニーズを満たします。

なぜ、ETAの講義なのですか？

設計独学マスタービの크루원であるETAさんは11年目の半導体設計エンジニアとして誰よりもVerilog実務に対する深い理解を持っています。

  • 中小ファブレスで量産2件を主導し、フロントエンド設計全過程を経験

  • 国内では珍しいハードウェアIP設計専門企業で3年間Verilog設計・デバッグ

  • 現在Global Top5ファブレス外資系企業で3年目実務設計中

ETA_profile

トップ知識共有者、設計独学マスターが保証する講義です。

こんにちは、設計独学マスビです。半導体の「本当の設計」と実務ベースのキャリアインサイトをお伝えするために、半導体実務専門家たちと知識共有クルーを結成しました。

今回の講義はクルー員の初回講義として、長年の講義経験を積んだMatbiが構造から解説、実習コードまで直接検収して磨き上げ、すべての映像も直接編集して最適な教育コンテンツとして完成させました。

コーディングテスト対策を超えて、
本当の設計経験を積む学習フロー

問題の紹介から解法、そして実務で使用するWaveform・Schematicを活用した設計検証まで。
実際の設計フローを反映した学習フローです。

문제소개

問題紹介

4つのレベルで構成された例題を提供します。

3

受講生解答時間

受講生は実戦のように制限時間内で問題を解きます。（カウントダウン映像で停止して解いてみてください）

4

模範解答の解説

設計者の視点で問題を解決しながら、核心概念と実装戦略を説明します。

5

Waveform

シミュレーション結果を通じて動作状況を確認し、設計意図と一致するかを検証します。

6

Schematic

回路構造を確認しながら、コードが実際のハードウェアにどのように実装されるかを視覚的に理解します。

4つのレベルで
きめ細かく構成しました。

roadmap_v2

Season 1 カリキュラム構成

  • 00. 環境設定
    Vivadoインストール、シミュレーション環境構築、ツール使用法学習

  • Level 0: 基礎設計問題解答
    ゲート、カルノーマップ、ベクター/スカラー、条件文、モジュール、フリップフロップ、カウンター、FSM、testbench作成など

  • Level 1: 実戦設計拡張問題演習
    Parity、Mux、Adder、ALU、Bin2Gray、割り込み制御、パイプライン、parameterization等
    実際の回路設計問題をVerilogで実装し検証します。

  • まとめ要約
    Lv0、Lv1の核心概念整理、間違ったコードレビュー、面接準備用要約を提供

このような方におすすめします

1⃣ 回路設計コーディングテストを準備中の専攻者、就職準備生
2⃣ RTL設計を実習中心で体系的に習得したい大学院生
3⃣ Verilogを実務レベルで固めたい入門・初級エンジニア
4⃣ System-VerilogやTestbenchまで拡張したい設計者

この講義を受講すると、

  • Verilog HDLの核心文法と構造を自ら作成することができます。

  • 面接で出題される設計問題を制限時間内に実装できます。

  • ハードウェアの動作と検証を直接実行できる自信が身につきます。

  • 次のステップである上級講座（Season2）に必要な実力を十分に身につけることができます。（来年初めOpen予定）

現場でお会いしましょう👋

設計独学は「デジタル設計を自ら学び成長する人々」のために存在します。Verilogが難しいと感じられたなら、この講義から始めてみてください。私たちは実力で証明してきた設計者であり、皆さんもそのように成長することができます。ここまで読んでいただき、ありがとうございます。

皆さんと現場で必ずまたお会いできることを期待しております。

ETA & 맛비より。

🎁 設計独学コミュニティ会員の方に割引クーポンをプレゼントします！ 🥰

設計独学コミュニティに参加して、割引クーポンをもらいましょう！参加リンク（クリック）

こんな方に
おすすめです

学習対象は
誰でしょう？

  • 外資系回路設計企業を目標とされている方

  • 現在ご自身のスキルを知りたい方

前提知識、
必要でしょうか？

  • Verilog

  • 半導体回路設計知識

こんにちは
です。

4,121

受講生

331

受講レビュー

1,275

回答

5.0

講座評価

5

講座

안녕하세요. 설계독학의 맛비입니다.

현) Global Top5 Fabless기업에서 HW IP 설계하고 있습니다.

세상에 없던 그리고 여러분들의 현업 생활에 도움이 되는, "진짜 반도체 설계 실무 강의"를 만들고 있습니다.

설계독학 로드맵과 함께 여러분들의 실력을 키워보아요.

설계독학과 함께할 수 있는 링크입니다. 함께 즐공하고 성장해요!

共同知識共有者

カリキュラム

全体

46件 ∙ (9時間 20分)

講座資料（こうぎしりょう）:

授業資料
講座掲載日: 
最終更新日: 

受講レビュー

全体

5件

5.0

5件の受講レビュー

  • pcwon81532님의 프로필 이미지
    pcwon81532

    受講レビュー 2

    ∙

    平均評価 5.0

    5

    33% 受講後に作成

    • semisgdh
      知識共有者

      pcwon8さん、受講レビューありがとうございます。 Season 1の核心はVerilogの文法よりも「設計感覚」を身につけることにあります。序盤を過ぎれば設計意図をコードで表現する力が確実に感じられるはずです。着実に完走されれば必ず大きな自信が生まれるでしょう。最後まで一緒に頑張りましょう！

  • 202111282280님의 프로필 이미지
    202111282280

    受講レビュー 1

    ∙

    平均評価 5.0

    修正済み

    5

    100% 受講後に作成

    ありがとうございます。本当に有益でした。次回が楽しみです。

    • eta5583
      知識共有者

      電子工さん、良いお言葉をありがとうございます。お役に立てたとのことで本当に嬉しいです。シーズン2はより有益な講義で準備いたします！

    • semisgdh
      知識共有者

      電子工様、貴重な受講レビューをお寄せいただき、ありがとうございます。 講義がお役に立てたとのことで、私も大きなやりがいを感じております。ETA様のおっしゃる通り、シーズン2ではより深く実践的な内容を盛り込んで準備しておりますので、ご期待いただければと思います。最後までお付き合いいただき、ありがとうございました！

  • nwsong7862님의 프로필 이미지
    nwsong7862

    受講レビュー 2

    ∙

    平均評価 5.0

    5

    32% 受講後に作成

    • semisgdh
      知識共有者

      31%の時点でこのような良い評価を残していただき、ありがとうございます！ 講義の流れがよく伝わっているという意味のようで、大きな力になります。 実戦問題を通じて設計感覚が着実に積み重なっていけるよう、残りの講義もより堅実に続けていきます。 完走まで一緒に頑張りましょう！応援しています！

  • aceoftop1975님의 프로필 이미지
    aceoftop1975

    受講レビュー 112

    ∙

    平均評価 5.0

    修正済み

    5

    100% 受講後に作成

    (25/08/03/日 18:32) 講義を聞いて、たくさん理解できました。カルノー図についても知ることができましたね。良い講義を作ってくださってありがとうございます（ちなみにロードマップを全部聞きました。😊😊😊）。

    • semisgdh
      知識共有者

      sunny75さん、Verilogマスターシリーズのロードマップ全体を一緒に完走してくださったとのこと、本当に感動です！ カルノー図まで正確に押さえながら流れを理解されたというお言葉に、講師として大きなやりがいを感じます。 初回の受講レビューをこのように励みになるお言葉で開いてくださり、ありがとうございます。今後もより堅実な設計の道のりのために、一緒に走り続けましょう。ありがとうございます！

  • thsalswo8792272님의 프로필 이미지
    thsalswo8792272

    受講レビュー 4

    ∙

    平均評価 5.0

    5

    100% 受講後に作成

    とても役に立ちました。

    • semisgdh
      知識共有者

      손민재様、貴重な受講レビューをお寄せいただき、ありがとうございます。 新規講義の3番目の受講レビューということで、より一層意味深いものです。お役に立てたというお言葉は、講義を準備した立場として最も大きなやりがいを感じる部分なのですが、今回の過程が単純に知識を伝達することを超えて、実際の設計感覚を養うのにお役に立てたことを願っています。今後さらに深い内容へと続く予定ですので、最後まで一緒に完走されながら、もう一段階成長されることを応援いたします。

￥34,021

semisgdhの他の講座

知識共有者の他の講座を見てみましょう！

設計独学맛비's 実戦 Verilog HDL Season 1 (クロックから内部メモリまで)강의 썸네일

設計独学맛비's 実戦 Verilog HDL Season 1 (クロックから内部メモリまで)

semisgdh

実務者と一緒に Verilog HDL を使用して、非メモリ半導体の設計の基本的な知識と経験を積んでみましょう。

초급

초급

Verilog HDL, FPGA, Embedded

設計独学맛비's 実戦 Verilog HDL Season 1 (クロックから内部メモリまで)강의 썸네일

設計独学맛비's 実戦 Verilog HDL Season 1 (クロックから内部メモリまで)

semisgdh

設計独学味比の実戦FPGAを用いたHWアクセラレータ設計（LED制御からFully Connected Layerアクセラレータ設計まで）강의 썸네일

設計独学味比の実戦FPGAを用いたHWアクセラレータ設計（LED制御からFully Connected Layerアクセラレータ設計まで）

semisgdh

設計独学味と一緒に！ FPGAの基礎知識とHWアクセラレータの設計経験を築きましょう。

중급이상

중급이상

FPGA, Embedded

設計独学味比の実戦FPGAを用いたHWアクセラレータ設計（LED制御からFully Connected Layerアクセラレータ設計まで）강의 썸네일

設計独学味比の実戦FPGAを用いたHWアクセラレータ設計（LED制御からFully Connected Layerアクセラレータ設計まで）

semisgdh

設計独学味比の実戦 AI HW設計のためのバイブル、CNN演算完全征服강의 썸네일

設計独学味比の実戦 AI HW設計のためのバイブル、CNN演算完全征服

semisgdh

味と一緒にAIハードウェアの基本を勉強します。非メモリ設計の専門家として、優れたAI HWを設計するための必須知識が含まれています。

중급이상

중급이상

Verilog HDL, FPGA, CNN

設計独学味比の実戦 AI HW設計のためのバイブル、CNN演算完全征服강의 썸네일

設計独学味比の実戦 AI HW設計のためのバイブル、CNN演算完全征服

semisgdh

設計独学マスビの実戦 Verilog HDL Season 2 (AMBA AXI4 完全制覇)강의 썸네일

設計独学マスビの実戦 Verilog HDL Season 2 (AMBA AXI4 完全制覇)

semisgdh

設計独学と共にVerilog HDLを利用してSoC Busの基本となるAMBA AXI4設計とVIP検証経験を積んでみましょう！

중급이상

중급이상

Verilog HDL, FPGA, amba

設計独学マスビの実戦 Verilog HDL Season 2 (AMBA AXI4 完全制覇)강의 썸네일

設計独学マスビの実戦 Verilog HDL Season 2 (AMBA AXI4 完全制覇)

semisgdh

似ている講座

同じ分野の他の講座を見てみましょう！

設計独学マスビの実戦 Verilog HDL Season 2 (AMBA AXI4 完全制覇)강의 썸네일

設計独学マスビの実戦 Verilog HDL Season 2 (AMBA AXI4 完全制覇)

semisgdh

設計独学と共にVerilog HDLを利用してSoC Busの基本となるAMBA AXI4設計とVIP検証経験を積んでみましょう！

중급이상

중급이상

Verilog HDL, FPGA, amba

設計独学マスビの実戦 Verilog HDL Season 2 (AMBA AXI4 完全制覇)강의 썸네일

設計独学マスビの実戦 Verilog HDL Season 2 (AMBA AXI4 完全制覇)

semisgdh

設計独学맛비's 実戦 Verilog HDL Season 1 (クロックから内部メモリまで)강의 썸네일

設計独学맛비's 実戦 Verilog HDL Season 1 (クロックから内部メモリまで)

semisgdh

実務者と一緒に Verilog HDL を使用して、非メモリ半導体の設計の基本的な知識と経験を積んでみましょう。

초급

초급

Verilog HDL, FPGA, Embedded

設計独学맛비's 実戦 Verilog HDL Season 1 (クロックから内部メモリまで)강의 썸네일

設計独学맛비's 実戦 Verilog HDL Season 1 (クロックから内部メモリまで)

semisgdh

Verilog FPGA Program 6 - DDR Arbiter (HIL-A35T)강의 썸네일

Verilog FPGA Program 6 - DDR Arbiter (HIL-A35T)

alex

本講義はDDR Memory Arbiterを実装します。

초급

초급

Verilog HDL, FPGA

Verilog FPGA Program 6 - DDR Arbiter (HIL-A35T)강의 썸네일

Verilog FPGA Program 6 - DDR Arbiter (HIL-A35T)

alex

Verilog FPGA Program 1 (Zynq mini 7020)강의 썸네일

Verilog FPGA Program 1 (Zynq mini 7020)

alex

この講義を通じて、受講生はZynqボードを活用してVerilogを実装する内容を学びます。

초급

초급

Verilog HDL, FPGA, zynq

Verilog FPGA Program 1 (Zynq mini 7020)강의 썸네일

Verilog FPGA Program 1 (Zynq mini 7020)

alex

FPGAにUARTを実装する강의 썸네일

FPGAにUARTを実装する

EasyFPGA

UARTは最も基本的で広く活用されているシリアル通信方式であり、FPGA設計に初めて触れる初心者にとって非常に適した学習テーマです。本講義では、UARTの通信原理とフレーム構造を詳細に理解し、これを基にRTL(Register Transfer Level)設計を通じて送受信ロジックを直接実装する過程を進めます。FPGA上でUARTを実装することで、デジタル回路設計能力を体系的に養い、シミュレーションおよび検証を通じて実際のハードウェアレベルでの動作を確認する経験を積むことができます。また、Soft ProcessorであるMicroBlazeとXilinx UART IPを活用した方式も共に学習し、プロセッサベースのシステム設計フローおよびインターフェース構成を幅広く理解するようになります。これにより、論理設計とプロセッサ設計を網羅する包括的な開発能力を身につけることができます。

초급

초급

FPGA, system-verilog, uart

FPGAにUARTを実装する강의 썸네일

FPGAにUARTを実装する

EasyFPGA

Verilog FPGA Program 6 - DDR Arbiter (Arty A7-35T)강의 썸네일

Verilog FPGA Program 6 - DDR Arbiter (Arty A7-35T)

alex

本講義はDDR Memory Arbiterを実装します。

초급

초급

FPGA, Verilog HDL

Verilog FPGA Program 6 - DDR Arbiter (Arty A7-35T)강의 썸네일

Verilog FPGA Program 6 - DDR Arbiter (Arty A7-35T)

alex