강의

N
챌린지

멘토링

N
클립

커뮤니티

Programming

/

Front-end

FPGAにUARTを実装する

UARTは最も基本的で広く活用されているシリアル通信方式であり、FPGA設計に初めて触れる初心者にとって非常に適した学習テーマです。本講義では、UARTの通信原理とフレーム構造を詳細に理解し、これを基にRTL(Register Transfer Level)設計を通じて送受信ロジックを直接実装する過程を進めます。FPGA上でUARTを実装することで、デジタル回路設計能力を体系的に養い、シミュレーションおよび検証を通じて実際のハードウェアレベルでの動作を確認する経験を積むことができます。また、Soft ProcessorであるMicroBlazeとXilinx UART IPを活用した方式も共に学習し、プロセッサベースのシステム設計フローおよびインターフェース構成を幅広く理解するようになります。これにより、論理設計とプロセッサ設計を網羅する包括的な開発能力を身につけることができます。

（5.0）受講レビュー 1件

受講生 28名

  • EasyFPGA
fpga설계
uart구현
system-verilog
MicroBlaze
FPGA
uart
vivado

受講後に得られること

  • UART 通信について理解する

  • HDLを用いて UART TXとRXモジュールを設計する

  • MicroBlazeプロセッサとUART IPを活用した実装方式

  • シミュレーション検証およびハードウェア検証

UART(Universal Asynchronous Receiver/Transmitter)は最も基本的で、実務で広く使用されているシリアル通信方式です。特にFPGAベースのデジタル設計を学習しようとする初心者にとって、UARTは構造が簡単で実装が明確なため、非常に有用な学習テーマとなります。

本講義では、UARTの通信原理、データフレーム構造、パリティビットの役割などを理論的に学習した後、これを基にRTL（Register Transfer Level）設計を通じて送信機と受信機を直接実装します。Start BitからData Bit、Parity Bit、Stop BitまでUARTフレームの構成要素を波形シミュレーションを通じて分析し、実際のハードウェア動作に接続してみる過程を体系的に扱います。

また、本講義では基本的なUART設計にとどまらず、Xilinx FPGAが提供するSoft ProcessorであるMicroBlazeとUART IPを活用した高度な実装方式まで拡張して学習します。これにより、ハードウェアベースの論理設計だけでなく、プロセッサベースシステムでのPeripheral構成と動作原理も併せて体験できるため、実践的なEmbedded設計能力を身につけることができます。

実習を通じてシリアル通信データを送受信しながら、エラー検出（パリティチェック）、状態遷移（FSM）、Baud Rate設定など様々なデジタル設計技術を身につけることになります。また、Verilog/SystemVerilogベースのRTLコード作成、テストベンチ構築、シミュレーション検証、ハードウェアダウンロードなどFPGA開発の全過程を辿りながら設計感覚を養うことに重点を置きます。

本コースはFPGA設計の経験がなくても付いてこられるよう実習中心で構成されており、UARTフレームの送信フローを直接設計し目で確認することで、デジタル通信構造の核心を自然に身につけることができます。講義が終わると受講生はUARTの送受信ロジックをRTLで実装できるだけでなく、MicroBlazeベースの設計フローを通じてプロセッサ中心のシステムアーキテクチャに対する理解も得ることになります。

講義で使用されるツール

  • 開発ツール: Vivado 2022.2, Vitis 2022.2

  • 開発言語: system-verilog

  • 検証可能なFPGAボード

  • PCシリアル通信プログラム

    • Tera Term、PuTTy など（無料で使用可能）

提供資料

  • 開発コードおよびプロジェクト

  • PDFスライドファイル

こんな方に
おすすめです

学習対象は
誰でしょう？

  • FPGA設計をこれから始められる方

  • 実務でUARTの適用が必要な方

  • FPGA設計フローと方法を学びたい方

前提知識、
必要でしょうか？

  • FPGA 基礎

  • Vivado, Vitisなどの開発ツールインストールおよび活用方法

こんにちは
です。

405

受講生

26

受講レビュー

4

回答

4.3

講座評価

3

講座

  • FPGA는 전통적인 반도체 설계 과정과 달리, 쉽고 빠르게 설계를 구현할 수 있는 장점을 가진 디바이스입니다. 디자인 소스만 있으면, FPGA의 논리 요소를 활용하여, 즉시 배치 및 연결이 가능합니다. 또한, 하드웨어적인 성격이 강하기 때문에 코드 역시 복잡하지 않고 직관적으로 작성할 수 있습니다.

  • 중요한 것은 FPGA의 설계 개념과 Flow를 이해하며, 나아가서는 설계 목적과 대상에 대해 이해를 하는 것입니다. 이를 바탕으로 디자인 소스의 구조를 최적화하고, 알맞은 제약조건을 입력해 안정적인 FPGA를 설계하는 것이 핵심입니다.

  • 강의에서는 코딩보다는 FPGA 설계 개념과 구조, 설계 방식 및 Flow를 중심으로 구성되며, Step-by-Step 실습 위주의 내용을 담을 것 입니다. 직접 구현하고 실습하며 노하우를 쌓아가는 것이 FPGA 엔지니어의 핵심이며, 앞으로 AI로 대체될 코딩 보다 더 큰 가치가 될 것입니다.

     

  • 10+ 경력의 FPGA 및 하드웨어 설계 전문가로, 고속 데이터 처리 및 통신 시스템 설계, 영상 처리 등에 특화되어 있으며, 다양한 FPGA 프로젝트에 참여.

  • 아래 Youtube나 Blog에서 추가적인 정보를 얻으실 수 있습니다.

     

 

 

カリキュラム

全体

19件 ∙ (1時間 6分)

講座資料（こうぎしりょう）:

授業資料
講座掲載日: 
最終更新日: 

受講レビュー

全体

1件

5.0

1件の受講レビュー

  • ADK123님의 프로필 이미지
    ADK123

    受講レビュー 326

    ∙

    平均評価 5.0

    5

    100% 受講後に作成

    ￥3,517

    EasyFPGAの他の講座

    知識共有者の他の講座を見てみましょう！

    FPGA로 배우는 실전 이더넷 시스템 구현 – TEMAC IP 기반 Gigabit 통신 설계강의 썸네일

    FPGA로 배우는 실전 이더넷 시스템 구현 – TEMAC IP 기반 Gigabit 통신 설계

    EasyFPGA

    이 강의는 AMD FPGA와 TEMAC IP를 이용해 Gigabit Ethernet 통신 시스템을 설계하는 방법을 소개합니다. Vivado에서 TEMAC IP를 생성 및 설정하고, Top 모듈과 연결하여 1Gbps 속도의 Ethernet 프레임 송수신이 가능한 하드웨어 시스템을 설계합니다. Ethernet 프로토콜의 기본 개념, 프레임 구조, 디버깅 방법(ILA, Wireshark 등)도 함께 학습합니다. ARP 응답 및 UDP 송신 RTL을 설계하고 PC에서 성능을 측정합니다.

    초급

    초급

    Verilog HDL, FPGA, ethernet

    FPGA로 배우는 실전 이더넷 시스템 구현 – TEMAC IP 기반 Gigabit 통신 설계강의 썸네일

    FPGA로 배우는 실전 이더넷 시스템 구현 – TEMAC IP 기반 Gigabit 통신 설계

    EasyFPGA

    FPGA의 기초강의 썸네일

    FPGA의 기초

    EasyFPGA

    본 강의에서는 FPGA의 기본 개념과 동작 원리를 이해하고, FPGA가 갖는 장점 및 ASIC과의 차이점을 살펴봅니다. 이어 FPGA 설계 프로세스와 FPGA 세부 설계 분야에 대해, 설명합니다. FPGA 개발 툴의 종류와 역할을 알아보고, AMD FPGA 개발 툴인 Vivado 설치를 진행합니다. 간단한 예제 디자인 실습을 통해, FPGA 설계 과정을 경험합니다.

    입문

    입문

    Verilog HDL, FPGA, system-verilog

    FPGA의 기초강의 썸네일

    FPGA의 기초

    EasyFPGA

    似ている講座

    同じ分野の他の講座を見てみましょう！

    FPGA로 배우는 실전 이더넷 시스템 구현 – TEMAC IP 기반 Gigabit 통신 설계강의 썸네일

    FPGA로 배우는 실전 이더넷 시스템 구현 – TEMAC IP 기반 Gigabit 통신 설계

    EasyFPGA

    이 강의는 AMD FPGA와 TEMAC IP를 이용해 Gigabit Ethernet 통신 시스템을 설계하는 방법을 소개합니다. Vivado에서 TEMAC IP를 생성 및 설정하고, Top 모듈과 연결하여 1Gbps 속도의 Ethernet 프레임 송수신이 가능한 하드웨어 시스템을 설계합니다. Ethernet 프로토콜의 기본 개념, 프레임 구조, 디버깅 방법(ILA, Wireshark 등)도 함께 학습합니다. ARP 응답 및 UDP 송신 RTL을 설계하고 PC에서 성능을 측정합니다.

    초급

    초급

    Verilog HDL, FPGA, ethernet

    FPGA로 배우는 실전 이더넷 시스템 구현 – TEMAC IP 기반 Gigabit 통신 설계강의 썸네일

    FPGA로 배우는 실전 이더넷 시스템 구현 – TEMAC IP 기반 Gigabit 통신 설계

    EasyFPGA

    회로설계 입문자를 위한 디지털, 아날로그 설계와 실무 Project강의 썸네일

    회로설계 입문자를 위한 디지털, 아날로그 설계와 실무 Project

    회로설계 멘토 삼코치

    삼성전자 현직자가 알려주는 디지털/아날로그 회로설계 기초와 실무! 회로설계 용어집, 세부 직무 선택 방법, 직무 면접 대비법까지 모두 받아가세요!

    초급

    초급

    Verilog HDL, FPGA, amp

    회로설계 입문자를 위한 디지털, 아날로그 설계와 실무 Project강의 썸네일

    회로설계 입문자를 위한 디지털, 아날로그 설계와 실무 Project

    회로설계 멘토 삼코치

    FPGA의 기초강의 썸네일

    FPGA의 기초

    EasyFPGA

    본 강의에서는 FPGA의 기본 개념과 동작 원리를 이해하고, FPGA가 갖는 장점 및 ASIC과의 차이점을 살펴봅니다. 이어 FPGA 설계 프로세스와 FPGA 세부 설계 분야에 대해, 설명합니다. FPGA 개발 툴의 종류와 역할을 알아보고, AMD FPGA 개발 툴인 Vivado 설치를 진행합니다. 간단한 예제 디자인 실습을 통해, FPGA 설계 과정을 경험합니다.

    입문

    입문

    Verilog HDL, FPGA, system-verilog

    FPGA의 기초강의 썸네일

    FPGA의 기초

    EasyFPGA

    Verilog FPGA Program 6 - DDR Arbiter (Arty A7-35T)강의 썸네일

    Verilog FPGA Program 6 - DDR Arbiter (Arty A7-35T)

    alex

    본 강의는 DDR Memory Arbiter를 구현합니다.

    초급

    초급

    FPGA, Verilog HDL

    Verilog FPGA Program 6 - DDR Arbiter (Arty A7-35T)강의 썸네일

    Verilog FPGA Program 6 - DDR Arbiter (Arty A7-35T)

    alex

    Verilog FPGA Program 6 - DDR Arbiter (HIL-A35T)강의 썸네일

    Verilog FPGA Program 6 - DDR Arbiter (HIL-A35T)

    alex

    본 강의는 DDR Memory Arbiter를 구현합니다.

    초급

    초급

    Verilog HDL, FPGA

    Verilog FPGA Program 6 - DDR Arbiter (HIL-A35T)강의 썸네일

    Verilog FPGA Program 6 - DDR Arbiter (HIL-A35T)

    alex