
Verilogを用いたFPGA活用基礎
alex
¥2,778
初級 / verilog, FPGA
5.0
(10)
この講義を通じて、受講生はVerilogの学習に必要な基本的、核心的な知識を習得することになります。
初級
verilog, FPGA
本講義はDDR Memory Arbiterを実装します。
DDR アービター
イメージ フレームバッファ
このレッスンは、DDR Memory Controllerの最後のステップであるArbiterの実装について説明します。 ddrをImageデータのフレームバッファとして使用すると、ddr access(read / write)が重複することがあります。主に入力と出力のフレームレートが異なる場合に発生します。このような場合は、Arbiter を設計して Access (Read/Write) Timing を調整してください。読み込み、書き込み要求を順次処理できるようにする必要があります。
本講義は、入力ImageのFrame Rateと出力ImageのFrame Rateが異なる場合に、ddr Arbiterを実装してddr accessが重ならずに順次に行えるように実装します。結果をボードにダウンロードし、正常に動作することを確認します。
本文の構成は次のとおりです。
第2章では、練習に使用されるHIL-A35Tボードについて説明します。
第3章では、おおよそのシステム構成について説明します。
第4章はモジュールごとにプログラムを実装しています。
第5章はTop Moduleを実装し、Simulationで結果を確認します。
第6章はBitstreamを作成し、結果をボードで確認します。
💾受講前に確認してください!
本講義はPDF形式のテキスト講義で、別途映像を提供しません。
レッスンで説明されているモードソースコードを提供します。
自社で販売するHIL-A35T開発ボードで実習を進めます。
私は20年以上にわたり大企業、中小企業で開発者として働いてきましたが、現在は小さな企業を運営しています。 CCTV用ISP(Image Signal Processing)ASICを開発し、OLED検査装置、DAQ(Data Acquisition System)などFPGAを利用した多くの製品を開発しました。 FPGAだけでなく、FW開発(STM32、PIC32、AVR、ATMEGAなど)、回路設計、Windowsプログラムなど多くの経験を持っています。これまで私が積み重ねてきた幅広い経験をもとに、皆さんの学習に役立つことを願っています。
学習対象は
誰でしょう?
Verilogを習いたい方
FPGAを学びたい方
ddr Arbiter を学びたい方
前提知識、
必要でしょうか?
ベリログ
vivado
ザイリンクス FPGA
1,768
受講生
84
受講レビュー
128
回答
4.8
講座評価
19
講座
私は過去20年余り、大企業や中小企業で開発者として働いてきました。
現在は小さな企業の代表を務めております。
主な経歴は以下の通りです。
Verilog HDLを用いたFPGA設計
CCTV用ISP ASICの開発(約10年)
OLEDディスプレイ検査装置の開発(約3年)
FPGAを用いた装置開発
MCU FW
STM32
PIC32
AVR, ATMEGA
DSP (TI)
Windowsアプリケーションプログラム
Visual Studio MFC, C++
です。
全体
104件
講座資料(こうぎしりょう):
知識共有者の他の講座を見てみましょう!
同じ分野の他の講座を見てみましょう!
¥13,369

