Inflearn brand logo image
Inflearn brand logo image
Inflearn brand logo image
Programming

/

etc. (Programming)

Verilog FPGA Program 6 - DDR Arbiter (HIL-A35T)

本講義はDDR Memory Arbiterを実装します。

3名 が受講中です。

  • ihil
ddrarbiter설계
fpga
verilog
텍스트 강의
Verilog HDL
FPGA

こんなことが学べます

  • DDR アービター

  • イメージ フレームバッファ

このレッスンは、DDR Memory Controllerの最後のステップであるArbiterの実装について説明します。 ddrをImageデータのフレームバッファとして使用すると、ddr access(read / write)が重複することがあります。主に入力と出力のフレームレートが異なる場合に発生します。このような場合は、Arbiter を設計して Access (Read/Write) Timing を調整してください。読み込み、書き込み要求を順次処理できるようにする必要があります。

本講義は、入力ImageのFrame Rateと出力ImageのFrame Rateが異なる場合に、ddr Arbiterを実装してddr accessが重ならずに順次に行えるように実装します。結果をボードにダウンロードし、正常に動作することを確認します。

本文の構成は次のとおりです。

第2章では、練習に使用されるHIL-A35Tボードについて説明します。

第3章では、おおよそのシステム構成について説明します。

第4章はモジュールごとにプログラムを実装しています。

第5章はTop Moduleを実装し、Simulationで結果を確認します。

第6章はBitstreamを作成し、結果をボードで確認します。

💾受講前に確認してください!

  • 本講義はPDF形式のテキスト講義で、別途映像を提供しません。

  • レッスンで説明されているモードソースコードを提供します。

  • 自社で販売するHIL-A35T開発ボードで実習を進めます。

知識共有者の紹介

私は20年以上にわたり大企業、中小企業で開発者として働いてきましたが、現在は小さな企業を運営しています。 CCTV用ISP(Image Signal Processing)ASICを開発し、OLED検査装置、DAQ(Data Acquisition System)などFPGAを利用した多くの製品を開発しました。 FPGAだけでなく、FW開発(STM32、PIC32、AVR、ATMEGAなど)、回路設計、Windowsプログラムなど多くの経験を持っています。これまで私が積み重ねてきた幅広い経験をもとに、皆さんの学習に役立つことを願っています。

こんな方に
おすすめです

学習対象は
誰でしょう?

  • Verilogを習いたい方

  • FPGAを学びたい方

  • ddr Arbiter を学びたい方

前提知識、
必要でしょうか?

  • ベリログ

  • vivado

  • ザイリンクス FPGA

こんにちは
です。

1,647

受講生

66

受講レビュー

123

回答

4.8

講座評価

19

講座

저는 지난 20여년 동안 대기업, 중소기업에서 개발자로 일해왔고

현재는 작은 기업의 대표로 있습니다.

주요 경력사항은

  • Verilog HDL을 이용한 FPGA 설계

    • CCTV용 ISP ASIC 개발 (약 10년)

    • OLED Display 검사장비 개발 (약 3년)

    • FPGA를 이용한 장비 개발

  • MCU FW

    • STM32

    • PIC32

    • AVR, ATMEGA

    • DSP (TI)

  • Windows Application Program

    • Visual Studio MFC, C++

입니다.

カリキュラム

全体

104件

講座資料(こうぎしりょう):

授業資料
講座掲載日: 
最終更新日: 

受講レビュー

まだ十分な評価を受けていない講座です。
みんなの役に立つ受講レビューを書いてください!

¥12,843

ihilの他の講座

知識共有者の他の講座を見てみましょう!

似ている講座

同じ分野の他の講座を見てみましょう!