Inflearn brand logo image
Inflearn brand logo image
Inflearn brand logo image
Hardware

/

Semiconductor

Verilog ZYNQ Program 1 (Zynq mini 7020)

本講義はXilinx ZYNQボードを活用する内容です。この講義の内容を理解すると、Embedded_SW + User_Logicを理解し、実務に適用できるスキルを学びます。

  • ihil
텍스트 강의
베릴로그
verilog
zynq
Verilog HDL
FPGA
vivado

こんなことが学べます

  • Verilogコーディング

  • ZYNQボードの活用

  • Vivado、Vitisの使い方

  • PSエリア、PLエリア実装

  • Embedded fw + User Logic

ZYNQの新しい世界に
挑戦してみてください!

📢受講前に参考にしてください。

  • この講義は、約80,000文字の電子文書(PDF)形式で構成されたテキスト講義です。講義に記載されているすべてのソースファイルを提供します。

講義の特徴✨

#1.
Zynqを学びたかった
すべての人のために。

Zynqを扱う専門的な技術資料はほとんどないと見ても良いです。この講義の内容をすべて理解したら、実務ですぐにプロジェクトに適用できるスキルを習得することになります。

#2.
初心者でも簡単
実務知識を身につけます。

講義の内容を電子文書(PDF)で構成することで、何度も学習する際に役立つことになります。引き受けて進めることができます。


Verilogを使った
ZYNQの活用

本講義は「Verilog利用したZYNQ活用最初講義です検証したソースで構成されています

ZYNQ XilinxSoc(System on Chip)向けリリースFPGAです

本講義の最終目標は、 ZYNQを活用したプロジェクト進める際 「Embedded_SW+User_Logic」構成して進めることができる技術を習得することですプロジェクトを作成してコードを実装し、ボードにダウンロードして結果を確認してください。FPGAの世界は目で理解できる世界ではありません

詳細カリキュラム
  1. 概要
  2. HW構成
    1. ボード構成
    2. Bankの構造
    3. MIO(Multiplexed IO)
    4. 回路図
      1. Bank500
      2. Bank501
      3. Bank502
      4. Bank34
      5. Bank35
  3. SWの取り付け
  4. 基本テンプレートの実装
    1. プロジェクトの作成
    2. Create Block Design
  5. プログラムのダウンロード
    1. Debug Modeにダウンロード
      1. プロジェクトの作成
      2. Application swの実装
      3. ダウンロードと結果の確認
    2. FSBLを使ったダウンロード
      1. プロジェクトの作成
      2. PLロジックの追加
      3. Bitstreamの作成
      4. FSBLの実装
      5. Create Boot Image
      6. ダウンロードと結果の確認
    3. FSBL、Application SWを使用したダウンロード
      1. FSBLプロジェクトの作成
      2. アプリケーションプロジェクトの作成
      3. Create Boot Image
      4. ダウンロードと結果の確認
  6. GPIO
    1. GPIOPSの実装
      1. プロジェクトの作成
      2. Application swの実装
      3. ダウンロードと結果の確認
    2. 割り込みの実装
      1. ダウンロードと結果の確認
    3. AXI GPIOの実装
      1. プロジェクトの作成
      2. Application swの実装
      3. ダウンロードと結果の確認
    4. AXI GPIO Interruptの実装
      1. プロジェクトの作成
      2. Application swの実装
      3. ダウンロードと結果の確認
  7. タイマー
    1. プロジェクトの作成
    2. Application swの実装
    3. ダウンロードと結果の確認
  8. Interrupt
    1. プロジェクトの作成
    2. Application swの実装
    3. Interrupts分析
    4. ダウンロードと結果の確認
  9. PS-PLインターフェース
    1. Block Memory Interface
      1. プロジェクトの作成
      2. PLロジックの追加
      3. Application swの実装
      4. ダウンロードと結果の確認
    2. PS-PLインタフェースの実装
      1. プロジェクトの作成
      2. PL User Logicの実装
      3. Application swの実装
      4. ダウンロードと結果の確認
    3. User Interfaceの実装
      1. プロジェクトの作成
      2. Application swの実装
      3. ダウンロードと結果の確認
  10. Revision History

Q&A 💬

Q. 講義を聞く対象者は誰ですか?

ザイリンクスZynqを学びたい方です。

Q. 講義を聞くために準備すべき事項はありますか?

講義のすべての内容は、Zynq mini 7020ボードで検証された資料を使用しています。

Q. プログラミング言語は何を使用しますか?

企業で主に使用されるVerilog HDLを使用します。


25年の経験で蓄積された
ベリログ活用ノウハウをお伝えします。

私は20年以上にわたり大企業や中小企業で開発者として働いてきましたが、現在は小企業を運営しています。 Programなど多くの経験を持っています。

💾講義環境を確認してください。

  • 練習ボードはZynq mini 7020(or 7010)です。
  • Windows OS環境、 Vivado 2022.1を使用します。
  • この講義は、電子文書(PDF)形式で構成されたテキスト講義です(約80,000文字/ 220ページ)。

こんな方に
おすすめです

学習対象は
誰でしょう?

  • Verilogプログラムに興味をお持ちの方

  • FPGAに興味をお持ちの方

  • ZYNQに興味をお持ちの方

前提知識、
必要でしょうか?

  • C言語

  • Verilog 言語

こんにちは
です。

1,647

受講生

66

受講レビュー

123

回答

4.8

講座評価

19

講座

저는 지난 20여년 동안 대기업, 중소기업에서 개발자로 일해왔고

현재는 작은 기업의 대표로 있습니다.

주요 경력사항은

  • Verilog HDL을 이용한 FPGA 설계

    • CCTV용 ISP ASIC 개발 (약 10년)

    • OLED Display 검사장비 개발 (약 3년)

    • FPGA를 이용한 장비 개발

  • MCU FW

    • STM32

    • PIC32

    • AVR, ATMEGA

    • DSP (TI)

  • Windows Application Program

    • Visual Studio MFC, C++

입니다.

カリキュラム

全体

219件

講座資料(こうぎしりょう):

授業資料
講座掲載日: 
最終更新日: 

受講レビュー

全体

4件

5.0

4件の受講レビュー

  • hnckhn님의 프로필 이미지
    hnckhn

    受講レビュー 1

    平均評価 5.0

    5

    60% 受講後に作成

    • SungJin Kim님의 프로필 이미지
      SungJin Kim

      受講レビュー 2

      平均評価 5.0

      5

      48% 受講後に作成

      • haneuli님의 프로필 이미지
        haneuli

        受講レビュー 12

        平均評価 5.0

        5

        100% 受講後に作成

        • 이고은님의 프로필 이미지
          이고은

          受講レビュー 1

          平均評価 5.0

          5

          100% 受講後に作成

          ¥10,343

          ihilの他の講座

          知識共有者の他の講座を見てみましょう!

          似ている講座

          同じ分野の他の講座を見てみましょう!