Verilog FPGA プログラム 3 (DDR コントローラー、HIL-A35T)

FPGAで実装するDDR Memory Controller 🛠️

FPGAには多くの機能がIP形式で提供されています。
その中で、映像データの処理に主に使用されるDDR Controllerについて説明します。

20年以上のキャリアが教えてくれるFPGA設計📑

Verilog HDLはFPGA Program言語です。 FPGAだけでなくASICも作れます。 Verilogに興味があるか、現業でスキルアップをしたい開発者の方がたくさんいます。

しかし、Verilog、FPGAは非常に特殊な分野であり、詳細に説明されている講義を見つけることは非常に困難です。 FPGAメーカーは文書を提供していますが、あまりにも多くの文書に英語が含まれているので、どの文書を見なければならないのかわかりません。

私は20年以上の事業で開発者として働いており、現在は1人企業を運営しています。私がこれまで積み重ねてきた知識を、現業で開発者として生きていく方々や開発者の道を準備される方々にお伝えしたいと思い、講義を制作することになりました。

講義は合計4つで構成されています。

このレッスンは、3番目のレッスンでビデオデータを処理するためのDDRコントローラの内容です。画像データを処理するにはフレームバッファが必要です。 DDRは高速で価格も安く、Frame Bufferとしてよく使用されます。

このレッスンでは、ザイリンクスが提供するメモリインタフェースインタフェースジェネレータ（MIG）を使用してDDRコントローラを実装します。また、映像データ処理のためのFrame Bufferも実装しています。このレッスンの内容を理解すると、DDRを使用する任意のアプリケーションを実装できます。

講義で理解できない部分は、Inflearnコミュニティまたは私が運営するカフェを通じて質問を投稿していただければ答えていただきます。

講義の特徴✨

DDR Controllerのすべてが含まれています。

DDR Memory Controllerの内容を扱う文書はほとんどありません。この講義では、すべてのコースを詳細に説明します。 Memory IPを生成してSimulationする過程から汎用で使用可能なDDR Memory Controllerの実装、映像データ処理のためのFrame Bufferの実装まで、すべての過程を説明しています。また、ソースコードごとにシミュレーションを通じて検証し、動作を理解できるように構成されています。

Verilogのスキルをアップグレードしてみてください。

Verilogを学びたい人にとって、DDR Memory Controllerはとても良いスキルです。多くの開発経歴を持っている人もDDR Memory Controllerに触れていない方が多いです。 Verilogを一段階アップグレードする機会を提供します。

実務に適用可能なソースコードを提供します。

このレッスンを購入する方には、レッスンで説明されているすべての情報源を提供します。提供される情報源は、講義を作成しながら、最初から1つずつコーディングされ、検証された資料で構成されています。また、ビジネスですぐに使用できるコードで構成されています。この講義を通してDDR Controllerのマスターになることを願っています。

📢講義は合計4つで構成されています。本講義は3講です。

レッスン1：Verilog FPGA Program 1

• 基本機能の実装

レッスン2：Verilog FPGA Program 2

• Microblaze

レッスン：Verilog FPGA Program 3

• DDRコントローラ

レッスン : Verilog FPGA Program 4

• MCUポーティング

基礎：Verilogを使用したFPGA活用基礎

📢講義は練習ボードによって異なります。講義を購入するときは注意してください。

1. Arty A7-35Tボード

   
   

   • Verilog FPGA Program 1 (Arty A7-35T)

   • Verilog FPGA Program 2 (MicroBlaze1, Arty A7-35T)

   • Verilog FPGA Program 2 (MicroBlaze2, Arty A7-35T)

   • Verilog FPGA Program 3 (DDR Controller, Arty A7-35T)

   • Verilog FPGA Program 4 (MCU Porting, Arty A7-35T)

2. Zynq mini 7020ボード

   • Verilog FPGA Program 1 (Zynq mini 7020)

   • Verilog ZYNQ Program1 (Zynq mini 7020)

3. HIL-A35Tボード(講義のために自社開発)

   • Verilog FPGA Program 1(HIL-A35T)

   • Verilog FPGA Program 2 (MicroBlaze, HIL-A35T)

     
     

   • Verilog FPGA Program 3 (DDR Controller, HIL-A35T)

   • Verilog FPGA Program 4 (MCU Porting, HIL-A35T)

詳細カリキュラム📚

セクション1. HWの設定

セクション 2. DDR Controller IP の生成

• MIGを使用してDDRコントローラIPを作成します。 DDR Controllerには作成プロセスに多くのオプションがあります。これらのオプションに精通して設定することで、正しく動作するIPを生成できます。

• このレッスンでは、これらのプロセスを詳細に説明します。

セクション 3. Simulation

• 生成されたIPの動作を理解することは非常に重要です。

• simulationを通じてIPの動作を理解します。

セクション4. User Interface Logicの実装

• シミュレーションで動作を理解したことに基づいて、汎用的に使用できるUser Interface Logicを実装します。

• DDR 全領域 write、read、 verification を実装し、結果をボードで確認します。

  
  

セクション 5. DDR Memory Access 速度の向上

• v2.4で追加された内容でDDR Memory Accessの速度を向上させる方法を実装します。

セクション6. Frame Bufferの実装

• User Interface Logicを利用して映像データを処理するFrame Bufferを実装します。

セクション 7. 32Bits Interface の実装

• v2.5に追加された内容として、16bits DDR Memory 2個を使用して32bits Interfaceを実装します。

セクション8. Spartan6 DDR Controllerの実装

• ISE 14.7 バージョンを使用して Spartan6 DDR Controller を実装します。

  
  

セクション9. DDR4 Controllerの実装

• v2.7に追加された内容でDDR4 Controllerを実装します。