Verilog FPGA プログラム 3 (DDR コントローラー、Arty A7-35T)

Name: Verilog FPGA プログラム 3 (DDR コントローラー、Arty A7-35T)
Price: 110000 KRW

この講義では、FPGA を使用して DDR コントローラーを実装する方法を学びます。

（5.0）受講レビュー 6件

受講生 115名

alex

verilog

베릴로그

fpga

FPGA

学習した受講者のレビュー

こんなことが学べます

DDR コントローラー
フレームバッファ

実力あるVerilog開発者に必要
DDR Memory Controllerスキル！ ✨

FPGAで実装する
DDR Memory Controller 🛠️

FPGAには多くの機能がIP形式で提供されています。その中で、映像データの処理に主に使用されるDDRコントローラについて説明します。

DDR Controllerを実装する
2つの方法🤔

1. データシートを見てそのまま実装

キャリアが古い方が主に使う方法です。
システムが複雑になると、毎日このコードで実装することは不可能です。そのため、必要な部分だけを実装して使用することが多いのですが、プロジェクトが変わるたびに毎回異なる方法で実装しなければならない困難があります。

2. Xilinx社が提供するIPで実装

汎用で使用できるIPです。一度使い方を覚えておくと、大幅に変更しなくても複数のプロジェクトに使用できます。
最初に使い方を学ぶプロセスは不満です。ザイリンクスは多くの文書やサンプルコードを提供していますが、情報が多すぎて活用するのは難しいです。

著者はDDRコントローラを実装し、これらの多くの困難を経験しました。何か必要な部分だけまとめられた一つの文書があれば良くないかという考えをたくさんしました。最初は必要な部分だけ理解して開発を進めてDDRを読み書きしてみて、ますます理解度を高めていくのが効率的です。まず、全体的な構造を理解し、後で詳細な内容を理解することが効果的です。本書は、DDR Controllerに初めてアクセスする開発者にも簡単にアクセスできるように構成されています。

DDR Memoryはビデオデータ処理にとって非常に重要です。しかし、専門家でなければアクセスが難しく、またこれらの専門的な内容を扱う資料がほとんどないのが現実です。このレッスンでは、DDR Memory Controllerを実装するすべての内容について説明します。また、DDR Controllerを利用してFrame Bufferを実装する内容について詳しく説明しています。

💾受講前に確認してください！

本講義はPDF形式のテキスト講義で、別途映像を提供しません。
レッスンで説明されているモードソースコードを提供します。
Digilent社が販売するArty A7開発ボードで実習を進めます。

講義の特徴✨

#1.
DDR Controlleの
すべてを入れました。

DDR Memory Controllerの内容を扱う文書はほとんどありません。この講義では、すべてのコースを詳細に説明します。 Memory IPを生成してSimulationする過程から汎用で使用可能なDDR Memory Controllerの実装、映像データ処理のためのFrame Bufferの実装まで、すべての過程を説明しています。また、ソースコードごとにシミュレーションを通じて検証し、動作を理解できるように構成されています。

本講義の内容をすべて理解すれば、DDR Controllerを実装するだけでなく、Verilogを活用したFPGA実装の実力ある開発者になります。

#2.
Verilogのスキル
アップグレードしてみてください。

Verilogを学びたい人にとって、DDR Memory Controllerはとても良いスキルです。多くの開発経歴を持っている人もDDR Memory Controllerに触れていない方が多いです。 Verilogを一段階アップグレードする機会を提供します。

#3.
実務に適用可能
ソースコードを提供します。

このレッスンを購入する人には、レッスンで説明されているすべての情報源を提供します。提供される情報源は、講義を作成しながら、最初から1つずつコーディングされ、検証された資料で構成されています。また、ビジネスですぐに使用できるコードで構成されています。この講義を通してDDR Controllerのマスターになることを願っています。

学習内容📚

このレッスンでは、DDRコントローラIPを生成するプロセスと、生成されたIPがどのように動作するかをシミュレーションを通じて動作プロセスを理解し、生成されたIPを使用して汎用的に使用できるDDRコントローラを設計します。最後に、ビデオデータを処理するためのフレームバッファを実装するプロセスについて説明します。

この講義は、長い間ISP（Image Signal Processing）の開発を進めてきた著者の経験に基づいて構成されています。本書の内容は、実務に直接適用できるコードです。内容が多少難しい部分を含めることができますが、理解されていない部分は2〜3回程度精読し、コードをシミュレーションしながら動作内容を復習してみてください。

本講義は、Digilent社が販売するArty A7開発ボードで実習を行います。 FPGAを扱う際にHWに適用し、その結果を確認することは非常に重要です。 Simulationで実装するには制限があります。必ずHWで検証する必要があります。（本書の最後の章で扱うフレームバッファについては、適切なHWを見つけることができず、Simulationでのみ検証を進めるのが残念です。今後、適切なボードを見つけてHW検証まで進めることができると期待しています）

第1章は全体的な内容の概要です。

第2章では、練習に使用されるArty A7ボードについて説明します。

第3章では、 DDR Controller IPの作成方法とUser Interface Logicについて説明します。

第4章は、作成されたDDRコントローラIPのシミュレーションを通じて動作特性を理解します。これは、汎用で利用可能なDDRコントローラを実装するために非常に重要です。

第5章は、汎用的に利用可能なDDRコントローラを実装し、それを使用してDDRメモリの全領域を読み書きすることを実装します。また、 Bitstreamを作成してボード上の結果を確認します。

第6章では、Memory Accessの速度に関する内容を調べて、最大速度を実現するための内容について説明します。

第7章は、第5章で実装された汎用DDR Controllerを使用して、ビデオデータを処理するためのFrame Bufferを実装します。

第8章は、1 6bits DDR Memory 2個を使用して32Bits Interfaceを実装します。

第9章はSpartan6でDDR Controllerを実装しています。

第10章はDDR4 Controllerを実装しています。

詳細カリキュラム（目次）

概要
HW構成
1. USB-JTAGを利用する方法
2. JTAG-HS2（or JTAG-HS3）コネクタ
DDR Controller IPの生成
1. プロジェクトの作成
2. メモリIPの作成
3. メモリIP構造
4. User Interface Block
5. User Interface 信号
6. User Interface Timing
Simulation
1. Simulation 環境設定
2. Simulation
3. Simulation 結果の確認
User Interface Logicの実装
1. 概要
2. Write Moduleの実装
3. Read Module 球
4. User Interfaceモジュールの実装(ddr_testモジュール)
5. mig_top Moduleの実装
6. トップモジュールの実装
7. トップモジュールシミュレーション
8. Bitstreamの作成
9. Bitstreamのダウンロード＆確認
DDR3メモリアクセス速度
1. mig7_write8 修正
2. mig7_read8 修正
3. mig7_write_top 修正
4. mig7_read_top 修正
5. ddr_testの修正
6. define.v 修正
7. MIG7 Memory Interface IPの変更
8. clk_genの修正
9. Arty35Top.vの修正
10. Bitstreamの作成と結果の確認
Frame Bufferの実装
1. データの準備
2. Image Decoder
3. Frame Bufferの概要
4. frame_write
5. frame_read
6. 映像データを使ったフレームバッファの確認
32bits Interfaceの実装
1. プロジェクトの作成
2. メモリIPの作成
3. Simulationによる生成されたIP動作の理解
4. User Interfaceの実装
5. mig32_top モジュール simulation
6. 結論
Spartan6 DDR Controllerの実装
1. プロジェクトの作成
2. IP生成
3. mcbレビュー
4. シミュレーションによる動作の確認
5. コードの実装
6. 全領域 read/write の実装
7. 結論
DDR4 Controllerの実装
1. プロジェクトの作成
2. IP生成
3. simulation
4. コードの実装
5. Address関連
6. xdcの生成
7. 結果の確認
8. 結論
参考資料
Revision History

前の講義を一緒に見る👀

予想される質問 Q&A 💬

Q. Verilog初心者でも可能ですか？

Verilogに関する基本的な知識が必要です。関連知識がなければ難しいかもしれません。

Q.準備はありますか？

コードを実装して検証するためにArty A7ボードを使用してください。ボードの準備ができたら、実装した内容を直接確認できます。しかし、すべてのソースをシミュレーションできるように構成されているので、まず講義を聞いてボードが準備されれば後で検証してもよい。

Q.プログラムツールは何を使用しますか？

Xilinx社のvivado 2018.3を使用します。 2018.3以降のバージョンであれば可能です。

知識共有者の紹介✒️

私は20年以上にわたり大企業、中小企業で開発者として働いてきましたが、現在は小さな企業を運営しています。 CCTV用ISP（Image Signal Processing）ASICを開発し、OLED検査装置、DAQ（Data Acquisition System）などFPGAを利用した多くの製品を開発しました。 FPGAだけでなく、FW開発（STM32、PIC32、AVR、ATMEGAなど）、回路設計、Windowsプログラムなど多くの経験を持っています。これまで私が積み重ねてきた幅広い経験をもとに、皆さんの学習に役立つことを願っています。

こんな方に
おすすめです

学習対象は
誰でしょう？

FPGA を利用した映像データ処理
フレームバッファの実装
Verilog を学びたい方
FPGA を学びたい方

前提知識、
必要でしょうか？

Verilog
vivado
FPGA

こんにちは
です。

1,677

受講生

受講レビュー

125

回答

4.8

講座評価

講座

저는 지난 20여년 동안 대기업, 중소기업에서 개발자로 일해왔고

현재는 작은 기업의 대표로 있습니다.

주요 경력사항은

Verilog HDL을 이용한 FPGA 설계
- CCTV용 ISP ASIC 개발 (약 10년)
- OLED Display 검사장비 개발 (약 3년)
- FPGA를 이용한 장비 개발
MCU FW
- STM32
- PIC32
- AVR, ATMEGA
- DSP (TI)
Windows Application Program
- Visual Studio MFC, C++

입니다.

カリキュラム

全体

277件

講座資料（こうぎしりょう）:

授業資料

セクション 1．概要

7件

セクション 2．HW構成

4件

8. HW構成 - 0
9. HW構成 - 1
10. HW構成 - 2
11. HW構成 - 3

セクション 3．DDR Controller IPの生成

25件

12. DDR Controller IPの生成 - 0
13. DDR Controller IPの生成 - 1
14. DDR Controller IPの生成 - 2
15. DDR Controller IPの生成 - 3
16. DDR Controller IPの生成 - 4
17. DDR Controller IPの生成 - 5
18. DDR Controller IPの生成 - 6
19. DDR Controller IPの生成 - 7
20. DDR Controller IPの生成 - 8
21. DDR Controller IPの生成 - 9
22. DDR Controller IPの生成 - 10
23. DDR Controller IPの生成 - 11
24. DDR Controller IPの生成 - 12
25. DDR Controller IPの生成 - 13
26. DDR Controller IPの生成 - 14
27. DDR Controller IPの生成 - 15
28. DDR Controller IPの生成 - 16
29. DDR Controller IPの生成 - 17
30. DDR Controller IPの生成 - 18
31. DDR Controller IPの生成 - 19
32. DDR Controller IPの生成 - 20
33. DDR Controller IPの生成 - 21
34. DDR Controller IPの生成 - 22
35. DDR Controller IPの生成 - 23
36. DDR Controller IPの生成 - 24

セクション 4．Simulation

11件

セクション 5．User Interface Logicの実装

44件

セクション 6．DDR3メモリアクセス速度

13件

セクション 7．Frame Bufferの実装

32件

セクション 8．32Bits Interfaceの実装

32件

セクション 9．Spartan6 DDR Controllerの実装

83件

セクション 11．その他

4件

講座掲載日:

最終更新日:

受講レビュー

全体

6件

5.0

6件の受講レビュー

kwonjisu2159091
受講レビュー 1
∙
平均評価 5.0
5
5% 受講後に作成
FPGA 関連の資料は探すのも難しく、探しても量が膨大なので、学ぶのが難しいと思います。良い資料で、とても助かりました。
- ihil
  知識共有者
  私も初めて勉強したときは、何を学ばなければいけないのか、どう始めたらいいのか、途方に暮れていたような気がします。より有益な資料になるよう努力します。ありがとうございます~!!
miheungsound8323
受講レビュー 2
∙
平均評価 5.0
5
30% 受講後に作成
良い講義内容で大変役に立ちそうです。何度も繰り返して見ています。ありがとうございます。
- ihil
  知識共有者
  ありがとう、講義を通してddr controllerを完全に理解してください。
kimjw0319
受講レビュー 2
∙
平均評価 5.0
5
100% 受講後に作成
よく整理された内容ですね
appleid71335256
受講レビュー 4
∙
平均評価 5.0
5
57% 受講後に作成
多くの役に立つ
- ihil
  知識共有者
  助けてくれてありがとう。今日は一日も楽しい時間になってください。 ~!!
neulha
受講レビュー 14
∙
平均評価 5.0
5
100% 受講後に作成
MCUをするときは、RAMについて（最近のリソースが豊富で）大きな悩みなしにしました。ところでFPGAやZynqをしながらHW勉強してみると、RAMに対する悩みをするようになり、難しさをたくさん感じましたが、この講義が心強い力になりました。ずっと良い講義資料お願いします～！
- ihil
  知識共有者
  受講評ありがとうございます。 MCU環境とFPGA開発環境は大きく異なるようです。おそらく他の世界かもしれません。幸せな開発者、能力のある開発者になりますように。ありがとうございます〜！

￥13,140

alexの他の講座

知識共有者の他の講座を見てみましょう！

STM32 FFT 実装

alex

STM32 で DSP ライブラリを使用して FFT を実装します。

중급이상

FFT

STM32 FFT 実装

alex

STM32 FreeRTOS 実装

alex

STM32 MCU で FreeRTOS を実装する方法を詳しく説明します。

초급

FreeRTOS

STM32 FreeRTOS 実装

alex

Verilogを用いたFPGA活用基礎

alex

この講義を通じて、受講生はVerilogの学習に必要な基本的、核心的な知識を習得することになります。

초급

verilog, FPGA

Verilogを用いたFPGA活用基礎

alex

STM32 PWMの実装

alex

このレッスンでは、STM32 MCUを使用したPWMの実装について説明します。

초급

stm32, MCU, pwm

STM32 PWMの実装

alex

Verilog FPGA Program 6 - DDR Arbiter (HIL-A35T)

alex

本講義はDDR Memory Arbiterを実装します。

초급

Verilog HDL, FPGA

Verilog FPGA Program 6 - DDR Arbiter (HIL-A35T)

alex

Verilog FPGA Program 6 - DDR Arbiter (Arty A7-35T)

alex

本講義はDDR Memory Arbiterを実装します。

초급

FPGA, Verilog HDL

Verilog FPGA Program 6 - DDR Arbiter (Arty A7-35T)

alex

Verilog FPGA プログラム 5 (LVDS/Serdes、HIL-A35T)

alex

FPGA で LVDS (Serdes) を実装します。

중급이상

verilog, FPGA

Verilog FPGA プログラム 5 (LVDS/Serdes、HIL-A35T)

alex

Verilog FPGA プログラム 4 (MCU ポーティング、HIL-A35T)

alex

FPGA 内に MCU Core IP をポート (Porting) して使用することを実装します。

중급이상

Verilog HDL, FPGA

Verilog FPGA プログラム 4 (MCU ポーティング、HIL-A35T)

alex

Verilog FPGA プログラム 3 (DDR コントローラー、HIL-A35T)

alex

この講義では、FPGA を使用して DDR コントローラーを実装する方法を学びます。

중급이상

Verilog HDL, FPGA

Verilog FPGA プログラム 3 (DDR コントローラー、HIL-A35T)

alex

Verilog FPGA プログラム 2 (MicroBlaze、HIL-A35T)

alex

Xilinx FPGA で MicroBlaze を実装する方法について説明します。

초급

FPGA, MicroBlaze, Verilog HDL

Verilog FPGA プログラム 2 (MicroBlaze、HIL-A35T)

alex

Verilog FPGA プログラム 1 (HIL-A35T)

alex

FPGA プログラムを Verilog HDL を使用して設計する講義です。

초급

Verilog HDL, FPGA

Verilog FPGA プログラム 1 (HIL-A35T)

alex

Verilog ZYNQ Program 1 (Zynq mini 7020)

alex

本講義はXilinx ZYNQボードを活用する内容です。この講義の内容を理解すると、Embedded_SW + User_Logicを理解し、実務に適用できるスキルを学びます。

중급이상

Verilog HDL, zynq, FPGA

Verilog ZYNQ Program 1 (Zynq mini 7020)

alex

Verilog FPGA Program 1 (Zynq mini 7020)

alex

この講義を通じて、受講生はZynqボードを活用してVerilogを実装する内容を学びます。

초급

Verilog HDL, FPGA, zynq

Verilog FPGA Program 1 (Zynq mini 7020)

alex

Verilog FPGA Program 2 (MicroBlaze2, Arty A7-35T)

alex

この講義はMicroblazeの高度なコースです。

중급이상

FPGA, MicroBlaze

Verilog FPGA Program 2 (MicroBlaze2, Arty A7-35T)

alex

STM32 CAN通信

alex

STM32 MCUを使用してCAN通信を実装する方法を説明するテキスト形式のレッスンです。

초급

CAN, MCU

STM32 CAN通信

alex

Verilog FPGA プログラム 4 (MCU ポーティング、Arty A7-35T)

alex

FPGA内に無料のMCU IPをポーティングして使用することをお知らせします。

중급이상

FPGA

Verilog FPGA プログラム 4 (MCU ポーティング、Arty A7-35T)

alex

Verilog FPGA プログラム 2 (MicroBlaze、Arty A7-35T)

alex

Xilinx FPGA で MicroBlaze を実装する内容です。

초급

FPGA, MicroBlaze, Verilog HDL

Verilog FPGA プログラム 2 (MicroBlaze、Arty A7-35T)

alex

Verilog FPGA プログラム 1 (Arty A7-35T)

alex

Verilog を使用した FPGA の実装

초급

Verilog HDL, FPGA

Verilog FPGA プログラム 1 (Arty A7-35T)

alex

似ている講座

同じ分野の他の講座を見てみましょう！

Verilog FPGA Program 2 (MicroBlaze2, Arty A7-35T)

alex

この講義はMicroblazeの高度なコースです。

중급이상

FPGA, MicroBlaze

Verilog FPGA Program 2 (MicroBlaze2, Arty A7-35T)

alex

Verilog FPGA プログラム 4 (MCU ポーティング、Arty A7-35T)

alex

FPGA内に無料のMCU IPをポーティングして使用することをお知らせします。

중급이상

FPGA

Verilog FPGA プログラム 4 (MCU ポーティング、Arty A7-35T)

alex

Verilog FPGA Program 6 - DDR Arbiter (Arty A7-35T)

alex

本講義はDDR Memory Arbiterを実装します。

초급

FPGA, Verilog HDL

Verilog FPGA Program 6 - DDR Arbiter (Arty A7-35T)

alex

FPGAにUARTを実装する

EasyFPGA

UARTは最も基本的で広く活用されているシリアル通信方式であり、FPGA設計に初めて触れる初心者にとって非常に適した学習テーマです。本講義では、UARTの通信原理とフレーム構造を詳細に理解し、これを基にRTL(Register Transfer Level)設計を通じて送受信ロジックを直接実装する過程を進めます。FPGA上でUARTを実装することで、デジタル回路設計能力を体系的に養い、シミュレーションおよび検証を通じて実際のハードウェアレベルでの動作を確認する経験を積むことができます。また、Soft ProcessorであるMicroBlazeとXilinx UART IPを活用した方式も共に学習し、プロセッサベースのシステム設計フローおよびインターフェース構成を幅広く理解するようになります。これにより、論理設計とプロセッサ設計を網羅する包括的な開発能力を身につけることができます。

초급

FPGA, system-verilog, uart

FPGAにUARTを実装する

EasyFPGA

Verilog FPGA Program 6 - DDR Arbiter (HIL-A35T)

alex

本講義はDDR Memory Arbiterを実装します。

초급

Verilog HDL, FPGA

Verilog FPGA Program 6 - DDR Arbiter (HIL-A35T)

alex

Verilog FPGA Program 1 (Zynq mini 7020)

alex

この講義を通じて、受講生はZynqボードを活用してVerilogを実装する内容を学びます。

초급

Verilog HDL, FPGA, zynq

Verilog FPGA Program 1 (Zynq mini 7020)

alex

Verilog FPGA プログラム 3 (DDR コントローラー、Arty A7-35T)

学習した受講者のレビュー

こんなことが学べます

FPGAで実装するDDR Memory Controller 🛠️

講義の特徴✨

#1. DDR Controlleのすべてを入れました。

#2. Verilogのスキルアップグレードしてみてください。

#3.実務に適用可能ソースコードを提供します。

学習内容📚

予想される質問 Q&A 💬

知識共有者の紹介✒️

こんな方に おすすめです

こんにちは .css-1q3zd4q{text-decoration-line:underline;text-underline-position:under;text-underline-offset:1px;}です。

カリキュラム

受講レビュー

alexの他の講座

似ている講座

FPGAで実装する
DDR Memory Controller 🛠️

#1.
DDR Controlleの
すべてを入れました。

#2.
Verilogのスキル
アップグレードしてみてください。

#3.
実務に適用可能
ソースコードを提供します。

こんな方に
おすすめです

こんにちは
です。