Vivado・PythonベースのFPGA・NPU・CPU設計環境構築

「サムスン電子、SKハイニックスの現場」で求められる「AIベースの回路設計・検証自動化」の実務講義です。 TSMC 180nm PDKベースのLDO IP設計・検証自動化 + AIベースのAXI-Lite RTL実装 + Python/TCL/Batch Scriptによるリグレッション自動化のスキルを習得します。

設計独学マトビと一緒に！FPGAの基礎知識とHWアクセラレータ設計の経験を積みましょう。

FPGAでLVDS(Serdes)を実装します。

ハッカートンとプロジェクトの入門、今はArduinoとPython、Flaskで始めましょう。 クールなプロジェクトを一緒に作ってみて、ハッカートンとプロジェクトに必要な骨格を立てましょう。

このレッスンでは、ラズベリーパイとPythonの基礎知識を学び、シンプルだが重要な自律走行車とリモートホームモニタリングプロジェクトを作成することを実践します。

AIエージェントを活用したバイブコーディング（Vibe Coding）手法により、複雑なコーディングなしでIoT製品を完成させるプロセスです。組み込みハードウェア制御からAIビジョン認識、PCB設計、3Dプリンティング、Web/アプリサービス開発まで、製品開発の全過程を凝縮して体験し、実際に動作する商用レベルのIoTデバイスをリリースすることができます。

QMLは、Qtが提供するUIを作成するプログラミングインタプリタ言語です。 JSONに似ており、JavaScriptを使用できます。 QMLとPythonを組み合わせることで、モダンな高度なUIを簡単に開発できます。

熾烈で複雑な半導体プロセス分野の就職市場で、他の人が見過ごしやすい重要な力量を紹介します。

RISC-V命令の動作原理を出発点として、5段パイプライン構造の32ビットCPUを自ら設計し、Verilog RTLの実装からシミュレーション検証、FPGAでの実機動作までを完成させる実践的なCPU設計コースです。 RV32Iの40命令の中から、CPUの基本構造を学ぶために必要な14命令を選定し、TinyRV32Iを段階的に構築します。データパス、パイプラインレジスタ、ALUと制御回路、Branch、Hazard、Stall・Flush、Memory-Mapped I/Oなど、実際のCPUを構成する主要な構造を自ら設計・検証します。 講義で使用するVerilog RTL、Testbench、Assemblyプログラム、Memory Image、FPGA制約ファイルを提供し、最終的にはArty S7-25 FPGA上で、自ら設計したCPUにより実際のプログラムを実行します。 本コースはここで終わりではありません。TinyRV32Iを通じてCPUの基本構造を完成させた後、後続コースではRV32Iの40命令すべてをサポートするFull RV32I CPUへと拡張する、段階的なCPU設計シリーズへと続きます。

2時間以内に git、VS Code、Node.js、Python、Java 開発環境を Windowsで スムーズに設定する方法です。

本講義はDDR Memory Arbiterを実装します。

UARTは最も基本的で広く活用されているシリアル通信方式であり、FPGA設計に初めて触れる初心者にとって非常に適した学習テーマです。本講義では、UARTの通信原理とフレーム構造を詳細に理解し、これを基にRTL(Register Transfer Level)設計を通じて送受信ロジックを直接実装する過程を進めます。FPGA上でUARTを実装することで、デジタル回路設計能力を体系的に養い、シミュレーションおよび検証を通じて実際のハードウェアレベルでの動作を確認する経験を積むことができます。また、Soft ProcessorであるMicroBlazeとXilinx UART IPを活用した方式も共に学習し、プロセッサベースのシステム設計フローおよびインターフェース構成を幅広く理解するようになります。これにより、論理設計とプロセッサ設計を網羅する包括的な開発能力を身につけることができます。

この講義は、Streamlitの基礎を身につけた開発者が、実際にデプロイできるレベルのWebアプリを作るための、全16回・約9時間30分の実務コースです。 Streamlitは、数行書くだけで画面を表示できるツールです。そのため入門は簡単ですが、いざ実務で使おうとすると、別の壁にぶつかります。ログインはどのように実装するのか、パスワードはどこにどのように保存するのか、ページが複数ある場合に変数をどのように共有するのか、フォームを送信するたびに画面全体が再実行される問題をどう防ぐのか。この講義では、そうした壁を一つずつ扱います。 前半では、データフレームとチャートの可視化、日付・ファイルアップロードウィジェット、Session Stateを復習しながら、ミニダッシュボードを作成します。続いて、最初のプロジェクトとしてNLP分析アプリの開発を始めます。Anacondaの仮想環境を構成し、spaCy・neattext・wordcloud・deep_translatorをインストールしたうえで、テキスト統計と品詞分析、ワードクラウドの可視化、多言語翻訳、韓国語の感情分析まで組み込み、一つのアプリを完成させます。st . columnsとst . expanderで画面を構成し、サイドバーにブランディングを追加するなど、完成度を高める作業もあわせて扱います。 後半は、サービスレベルの機能が中心です。SQLiteで会員データを管理し、平文保存の危険性を確認したうえで、SHA-256ハッシュ化によってパスワードを安全に処理します。テーマのカスタマイズ、マルチページ構成とURLスラッグ、ページ間での変数の受け渡し、txt・PDF・docxを問わず読み込めるスマートリーディング、st . formとコールバックによってリロードを制御する方法まで扱います。 最後の3回では、Pythonのクラスを深く学びます。内部の動作原理、カプセル化、継承と特殊メソッドを扱い、コードを構造的に組み立てるための基盤を作ります。 講義を終える頃には、Streamlitで作ったアプリを"練習用"ではなく、"実際に使えるもの"へと引き上げられるようになります。

"データ分析はできるけれど、結果を見せる方法がありませんでした。" 私も最初はそうでした。Jupyter Notebookで一生懸命分析して、チャートを作って、でも共有する時は結局キャプチャしてPPTに貼り付けるだけでした。 リアルタイムでフィルターを変えながら見せるなんて、夢のまた夢でした。 この講義はそのもどかしさを解決します。コーディングの経験が少なくても、Web開発を知らなくても、 Pythonの基礎さえあれば、実際に動作するデータダッシュボードを自分で作ることができます！

このレッスンでは、カーネルプログラミングとPyTorchモジュールの開発方法を学ぶことができます。学習した知識を活用して、モデルをより迅速に開発できます。

Google Antigravity CLI ハーネスエンジニアリングとバイブコーディングで自分だけのデータ分析ポートフォリオ作成、データ収集、分析、レポート、ダッシュボード作成、業務自動化 データ収集が初めてでも、原理とプロンプト作成方法、そしてAntigravityの使い方を習得すれば、データアナリストのようにデータ収集、分析、視覚化、レポート、ダッシュボード作成などを行うことができます。 Antigravity IDEとCLIで学ぶPythonデータ収集から分析レポート作成まで 失敗しないデータ収集と分析のためのプロンプト作成とエラー解決方法

CPUとRISC-Vを学んでいると、命令の機能は理解できても、「これらの命令は実際のハードウェア上でどのように実行されるのか？」「自分で設計したCPUが本当に正しく動作していることを、どのように確認できるのか？」という点で難しさを感じるようになります。市販の多くの教材はISAの説明や簡単なCPUの例にとどまり、完成済みのIPを使用する場合も多いため、CPUを自分で設計・検証し、実際のFPGA上でプログラムを実行するまでの一連の過程を経験するのは容易ではありません。 私はシステム半導体分野で長年にわたり研究開発と事業に携わり、現在は大学で半導体設計とFPGAを教える中で、このような学習上のギャップを数多く見てきました。そこで本講座では、完成したCPUを提供して動作だけを確認するのではなく、「RV32I命令を実行するには、どのようなハードウェアが必要なのか？」という問いから出発し、CPUの構造をWhite Box方式で自ら設計できるように構成しています。 Volume 3では、Volume 2のTinyRV32Iをベースに、RV32Iの40個の命令を使用するFull-Version 32ビットCPUへと拡張します。データパスとDecoder、Branch・Jump、Byte/Halfword Memory Accessを拡張し、ForwardingとLoad-Use Interlockを実装することで、5段Pipelineがデータ依存性を自動的に処理できるようにします。続いてCSR、Exception、Interrupt、Trap、MRETを統合し、通常のプログラム実行だけでなく、例外や外部イベントまで処理できるCPUを完成させます。 設計はRTL Simulationで終わりません。実際のプログラムをCPU上で実行し、Spike Reference Modelと結果を比較しながら、RISC-V Architecture Compatibility Testの目的と実施・判定プロセスを、実際の検証事例を通じて学びます。最後には、検証済みのCPUをArty S7-25 FPGAに実装し、SwitchとButtonから入力を受けてプログラムを実行し、その結果をLEDに出力するところまで確認します。 この講義が解決しようとしている課題は、単にRISC-V命令をより多く知ることではありません。命令 → CPUアーキテクチャ → Verilog RTL → Pipeline制御 → プログラム実行 → 標準ベースの検証 → FPGA上での実動作を一つの流れとしてつなぎ合わせ、受講生がCPU内部の構造を根本から理解し、自ら設計・検証できるエンジニアリング能力を身につけることを目標としています。

本講義では、DDR Memory Arbiterを実装します。

Pythonの基本文法と人気ライブラリの活用 ChatGPTを活用したPython文法とライブラリコード自動生成

ラズベリーパイと様々なセンサーを活用してAIベースの自律走行自動車を直接製作してみる実習型講座です。