DPI-C 디버깅 관련 질문 강의 Section 3.20 (DPI 이해하기)에서 DPI-C Compile and Debug 부분을 청강하면서 다음과 같은 내용을 확인했습니다: C/C++ source code에 -CFLAGS와 -g 옵션을 적용하면 DVE와 Verdi에서 디버깅이 가능하다는 설명과 함께 "자세한 부분은 별도 안내 예정" 이라고 comment 주셨습니다. 그 이후의 강의 컨텐츠에서 해당 주제에 대한 추가 설명을 발견하지 못하여 어떤 부분이 추가적으로안내될지 궁금하여 질문드립니다. 감사합니다.

 안녕하세요 강의 수강 중 문의사항이 있어 문의드립니다.미션3 진행 중 마지막 run을 통해 로그를 확인하였는데 [ENV] [GEN] [DRV] [MON] is started ... 가 아니라 [GEN]까지만 실행이 되고 종료 되는게 맞는지 궁금해서 문의드립니다. 저 pwrite도 is_write로 변경되어야 하는게 맞는지도 궁금합니다.

영상에서 자꾸 operate라고 소리가 나네요..

이 부분에서 class는 tb의 하위블록처럼 취급이 되는 것인가요?아니면 일반 C++의 클래스처럼 생각하면 되는 것인가요?

Q. 'fork-join_none'으로 시작된 백그라운드 스레드의 종료는 어떻게 관리되나요?부모 스레드가 자식의 완료를 기다리지 않는다면, 자식 스레드가 완료된 후 발생하는 '좀비(Zombie)' 상태나 자원 누수(Resource Leakage) 문제는 어떻게 방지되거나 처리되나요?

섹션 2 SystemVerilog Testbench 구조 살펴보기 중 program 개념 설명에 질문이 있어 질문 드립니다그림에서는 DUT <-> interface <-> program 으로 구성이 되어 있는데Verilog Testbench 구조와 비교를 해보게 된다면 program 의 역할은 Verilog 의 top module 의 역할이라고 볼 수 있을까요?아니면, top module 이 DUT, interace, program 을 모두 감싸는 wrapper 역할을 하고, program 은 tb 안의 oop component 들을 감싸는 top hierarchy 역할을 하는건가요?가끔 SystemVerilog 예제들을 보면 program 을 사용 않고 module 을 top hierarchy 로 쓰는 경우가 왕왕 있는데, program 사용시 TB 와 Design 사이의 상호작용에서 race condition 제거는 이제 실제 제조 과정(SDC?) 에서 야기될 수 있는 문제를 방지해주는건가요?궁금한게 많네요ㅜㅜ 답변 감사합니다! 강의 잘 듣고 있습니다!

강의 정말 잘 수강중에 있습니다~  UVM강의는 언제쯤 나올까요 기대됩니다!  그리고 추후 basic과정 말고도 중급, 고급 과정도 나올까요?