인프런 커뮤니티 질문&답변

작성한 질문수

Basic SystemVerilog Testbench ( 회로설계 검증 )

Verification Flow와 Verification Goal 이해하기

mission1 질문

해결된 질문

작성

·

45

0

mission1 는 몇번 강의까지 듣고 할수 있는건가요? EDA 를 하다가 갑자기 APB 가 나와서 당황스럽습니다.
미션1을 verilog style 로 작성하라는게 EDA 에서 작성하라는건가요?
대체적으로 강의가 자세하지 않아 이해하기 어렵습니다. SystemVerilog_TB_EDAPlayground_사용방법 처럼 절차적으로 설명이 되면 잘 따라갈수 있을것 같습니다.

verilog-hdl system-verilog verification system-verilog-dpi

답변 3

0

지식공유자

eunho.son 님,

이 질문에 답변이 되셨는지요? 일단 "해결" 상태로 전환해 놓겠습니다.

더 질문이 있으시면 새로 질문 올려 주셔도 됩니다. 감사합니다.

0

지식공유자

eunho.son님,

인터넷에 있는 개발자를 위한 Verilog/SystemVerilog - WikiDocs 와 같은 자료를

참조해 보시는 것도 좋을 것 같습니다.

0

지식공유자

eunho.son 님,

당황스러우실 수 있습니다.

본 강의는 강의 소개 자료에 언급 드린 대로 선수 지식이 필요한 강좌 입니다.

Verilog를 사용해서 design과 간단한 검증을 해 본 경험자를 대상으로 작성되었습니다.

Mission 1은 그래서 verilog를 사용해 보신 분이라면 자연스럽게 하실 수 있는 부분이라서

Section-1의 미션으로 넣은 것입니다.

섹션들을 시작하시기 전에 verilog를 사용한 study를 조금 하시면 도움이 되실 것 같습니다.

커뮤니티에 질문을 주시면 도움 드리도록 하겠습니다.

EDAPlayground 사용하신다면 EDAPlayground를 사용해서 verilog style로 조금 연습을 해 보신 다음에 시작하시면 어떨까 합니다.

작성한 질문수