강의문의
강의 정말 잘 수강중에 있습니다~
UVM강의는 언제쯤 나올까요 기대됩니다!
그리고 추후 basic과정 말고도 중급, 고급 과정도 나올까요?
답변 1
0
모란님,
수강 해 주셔서 너무 감사 드립니다.
현재 UVM Basic 강의가 10월 말 오픈 예정으로 준비 중에 있습니다.
기타 SV/UVM 고급 과정과 SystemVerilog Assertion 과정도 준비 중에 있습니다.
궁금하신 부분 있으시면 언제든 말씀해 주세요.
0
모란님,
저희가 10월말 오픈 예정이었던 UVM 강의가 내부 사정으로 11월 말로 연기가 되었습니다.
최대한 빨리 오픈 하도록 준비 하겠습니다. 참고해 주세요.
수업자료내 출처 문의 드립니다.
0
14
2
보드 관련 질문 드립니다.
1
34
2
34장의 맛비 패턴 generator 관련 질문입니다!
1
39
2
34장과 35장에서 설계한 IP는 DDI의 구조를 설계한 것인가요?
1
37
1
환경설정 문
2
55
2
[HDL 32장-2부] 참고 링크 관련
1
55
2
강의 만료일 연장 신청
0
50
2
queue assignment pattern 문의 건
0
41
1
Mission 5 문의 건
0
58
2
강의 ppt 자료 요청건
0
71
2
미션tree
0
52
3
강의7 질문
0
57
2
mission1 질문
0
65
3
Verilog Testbench DB 원본
0
55
1
Inline constraints 관련 질문
0
54
1
SystemVerilog Interface - 1에서 modport 관련 질문
0
67
1
FIFO read sequence waveform 관련 문의
0
91
2
EDAPlayground에서 코드 찾기
0
87
2
섹션 3. 20 DPI 이해하기 에서 DPI-C : Compile and Debug 부분 질문 입니다.
1
124
2
미션 3 로그 결과 문의
0
87
2
영상이 이상합니다.
0
85
1
sv에서 class에 대한 질문입니다.
1
70
1
'fork-join_none'으로 시작된 백그라운드 스레드의 종료는 어떻게 관리되나요?
0
77
1
SystemVerilog 내 program 이 top module 의 역할을 하는건가요?
2
132
2