SRAM 코드 Delay 관련
SRAM 코드의 경우 posedge에서 memory에 값을 넣는 동시에 ad, din 값을 하나씩 커지게 동작 시키면 기능 합성에는 문제가 되지 않지만, Delay가 적용되면 값이 흐트러 질 수 있는거 아닌가요?
(예를 들면 negedge에 값을 넣어준다던가 해야하는게 아닌가요?)
답변 1
0
네 안녕하세요, 답변 남겨드립니다.
일단 podedge에 동기화시켜 설계가 되었기 때문에 functional 시뮬레이션 관점에서는 말씀대로 문제될 것이 없습니다.
실제로 합성 및 Auto P&R 까지 넘어가게 되면 gate에 대한 propagation delay와 Layout에 의한 RC 기생성분의 delay가 추가될 것입니다. 이에 대해서 클럭의 주기가 예를들어 10ns 즉 100MHz라고 가정해봅시다. 이 때, data path delay가 총 11ns 라면 다음 rising edge에서 잘못된 값을 챌것입니다.
또한 10ns가 넘지 않더라고 setup time 확보가 되어있어야 하므로 9ns에서도 오동작이 일어나서 말씀하신대로 값이 흐트러질 수 있습니다.
말씀하신 관점은 그래서 clk 주기가 data path 딜레이보다 짧지 않다면 일어나지 않을 것입니다. 또한 negedge를 both로 활용하는 것이 DDR에 대한 개념인데, 이것은 DRAM쪽 파트를 들어보시면 이해될것입니다.
또 다른 질문 있으시면 질문 남겨주세요!
강의 만료일 연장 신청
0
33
2
강의자료 pdf파일
0
89
2
수강기간변경
0
75
2
프로그램 종류
0
89
1
안녕하세요 강의 도중 궁금한 점 있어서 질문드립니다!
0
85
1
수강기간 변경관련
0
65
2
수강기간 만료
0
72
2
수강 연장 문의
0
71
2
I2C SCL_Synched, SDA_Synched 질문
0
84
1
no data path질문
0
102
3
SRAM 강의 modelsim 시뮬레이션에서 inner 메모리를 Objects 리스트에서 찾으려고 하는데 안보입니다.
0
88
2
DataMem 스펙 질문
0
54
1
Hamming Code 질문
0
66
1
W_CRC 값 질문하기
0
60
1
Precharge에 대한 질문
0
167
1
tpsram spec 질문
0
64
2
학습 관련 질문 있습니다!
0
88
2
[과제7] AXI 통신 프로토콜 설계하기 문의드립니다
0
94
2
SRAM 강의 TB 작성 후 waveform 확인시에 dout이 모두 don't care 처리 관련 질문드립니다.
0
105
5
SRAM Interface Behavior(Diagram) 질문
0
133
3
vivado와 quartus 프로그램의 systhesis 결과 차이에 대해 궁금한 점 있습니다
0
185
2
tool 질문
0
92
2
CDC 메타스태빌리티 질문
0
66
1
SRAM module RTL viewer 이상
0
97
2