inflearn logo
강의

강의

N
챌린지

챌린지

멘토링

멘토링

N
클립

클립

로드맵

로드맵

지식공유

Basic SystemVerilog Testbench ( 회로설계 검증 )

섹션 3 퀴즈

강의 ppt 자료 요청건

해결된 질문

71

eunho.son

작성한 질문수 5

0

강의시간때 설명하시는 ppt 자료를 받아볼수 있을까요?

verilog-hdl system-verilog verification system-verilog-dpi

답변 2

1

eunho.son

알겠습니다.

추가로 관련자료 소개해 주셔서 감사합니다.

0

MetaEncore

eunho.son 님,

많은 관심 감사드립니다.

저희가 정책상 강의자료를 배포하지 않습니다. 죄송합니다.

개인 공부를 하시고자 한다면, 위키독스의 아래의 도서를 참조하시면 좋을 것 같습니다.

https://wikidocs.net/book/8302

 

수업자료내 출처 문의 드립니다.

0

17

2

보드 관련 질문 드립니다.

1

35

2

34장의 맛비 패턴 generator 관련 질문입니다!

1

40

2

34장과 35장에서 설계한 IP는 DDI의 구조를 설계한 것인가요?

1

40

1

환경설정 문

2

58

2

[HDL 32장-2부] 참고 링크 관련

1

57

2

강의 만료일 연장 신청

0

51

2

queue assignment pattern 문의 건

0

41

1

Mission 5 문의 건

0

60

2

미션tree

0

52

3

강의7 질문

0

58

2

mission1 질문

0

65

3

Verilog Testbench DB 원본

0

55

1

Inline constraints 관련 질문

0

54

1

SystemVerilog Interface - 1에서 modport 관련 질문

0

67

1

FIFO read sequence waveform 관련 문의

0

91

2

EDAPlayground에서 코드 찾기

0

87

2

섹션 3. 20 DPI 이해하기 에서 DPI-C : Compile and Debug 부분 질문 입니다.

1

124

2

미션 3 로그 결과 문의

0

87

2

영상이 이상합니다.

0

85

1

sv에서 class에 대한 질문입니다.

1

71

1

'fork-join_none'으로 시작된 백그라운드 스레드의 종료는 어떻게 관리되나요?

0

77

1

SystemVerilog 내 program 이 top module 의 역할을 하는건가요?

2

134

2

강의문의

1

94

1