inflearn logo
강의

강의

N
챌린지

챌린지

멘토링

멘토링

N
클립

클립

로드맵

로드맵

지식공유

설계독학's Verilog 마스터 Season 2 (실전 코테 끝판왕: 고난도 문제로 완성하는 이직 프리패스)

[L2-P10] CDC (Clock Domain Crossing) : 👑 면접 1순위! 비동기 클락 도메인 완벽 처리

CDC 예제 및 메타스테빌리티 관련 질문 드립니다.

1

김상현

작성한 질문수 68

0

안녕하세요. 에타님.

강의 잘 보고 있습니다.


[1. 질문 챕터] : [LP2-10] CDC

[2. 질문 내용] :

  1. src_r_edge를 사용하는 이유가 궁금합니다. 목적은 src_valid_toggle의 edge만 검출해서 사용하려는 것 같은데, 이유가 따로 있을까요?

  2. 바보같은 질문일 수도 있습니다.
    메타안정성을 높이기 위해서 F/F을 직렬로 연결하는 것으로 이해했습니다.

    image.png


    두 클럭 도메인이 다른 시스템에서 데이터를 수신받는 F/F의 Setup time 혹은 Hold time을 만족하지 못하는 경우 플립플롭의 출력이 이상해지는 것으로 이해하고 있습니다.


    그런데 F/F을 여러개 직렬로 달면 이 문제를 줄일 수 있다는게 잘 이해가되지 않습니다.
    저 이상한 출력 값이 뒷 단의 F/F으로 넘어가지 않는건가요?

verilog-hdl fpga system-verilog rtl

답변 0

VCS 환경 테스트 문의

0

11

0

Vivado 설치 / download 불가

1

26

2

L2_P12_priority_data_controller 코드 리뷰 부탁드립니다.

1

57

2

메모리 리셋 관련 질문 드립니다.

1

52

2

RTL_ROM이 무엇인지 알고 싶습니다.

1

61

2

인터럽트 컨트롤러 요청 처리와 처리 완료 구문 중 이해가 안되는 내용이 있습니다.

1

71

2

enable_latch가 F/F이 아니라 래치인 이유가 궁금합니다.

1

67

2

카페 등업신청

0

59

1

fpga

1

80

2

test class의 constructor 부분을 보다가 궁금한 점이 있어 질문드립니다.

0

51

1

FPGA 연결 확인 방법

0

74

1

Arty z7 -20 보드의 경우

1

78

2

RVALID/RREADY 핸드셰이크 발생 시 RDATA 전이가 발생해도 문제가 없는 이유?

1

104

4

강의노트는 어디서 받을 수 있나요?

0

89

2

lwip 실험중 오류 상황

0

76

2

uvm config db에 대해 궁금한 점이 있습니다.

0

72

1

이 강의 zboz7보드에서도 실행 가능한가요?

1

76

1

강의자료 기한 연장 + 로드맵 문의

0

77

2

Chapter 16 FSM 관련 질문

1

103

2

강의 환경(linux) 관련 질문

1

118

2

L2_P08 SRAM 코드 리뷰 부탁드립니다.

1

93

2

L2_P4 data_average 코드 리뷰 및 waveform 질문 드립니다.

1

106

2

LV2-2 Patter Detector code review 부탁드립니다.

1

78

1

환경 설정하는 guide 최신화 부탁드립니다.

1

122

2