inflearn logo
강의

강의

N
챌린지

챌린지

멘토링

멘토링

N
클립

클립

로드맵

로드맵

지식공유

Basic SystemVerilog Testbench ( 회로설계 검증 )

Data Type과 Structures - 2 ( Array들과 structure 이해 )

queue assignment pattern 문의 건

해결된 질문

92

jaehyoung.shin

작성한 질문수 1

0

안녕하세요.
queue 예제 관련 문의드립니다.

int q[$] = {0,1,3,6};
int b[$] = {4,5};
다음과 같이 초기값 선언 시 assignment pattern을 하지않는데 array type에서 이렇게 선언 시 systerm verilog 문법에서는 에러로 생각되는데 예제 의도에 대한 문의드립니다.

 

감사합니다.
] = {0,1,3,6}

verilog-hdl system-verilog verification system-verilog-dpi

답변 1

0

MetaEncore

@jaehyoung.shin 님,

질문 감사드립니다.

그 부분은 IEEE 1800 - 2023 또는 IEEE 1800 - 2017 LRM을 보시면,

7.10 Queues 에 아래와 같이 되어 있습니다.

Queue values may be written using assignment patterns or unpacked array concatenations (see 10.9, 10.10).

그래서 assignment pattern 을 사용하거나, concatenations 를 사용하거나 같은 것을 보여주기 위해 concatenation 으로 assign 하는 예를 보인 것입니다.

이 부분은 EDAPlayground의 published 된 Playground 를 참조하시면 됩니다.

"[MetaEncore] SV Array Test"

메모리 리셋 관련 질문 드립니다.

0

8

1

RTL_ROM이 무엇인지 알고 싶습니다.

0

10

1

인터럽트 컨트롤러 요청 처리와 처리 완료 구문 중 이해가 안되는 내용이 있습니다.

1

34

2

enable_latch가 F/F이 아니라 래치인 이유가 궁금합니다.

1

33

2

카페 등업신청

0

43

1

test class의 constructor 부분을 보다가 궁금한 점이 있어 질문드립니다.

0

38

1

강의자료 업로드 될까요

0

67

2

Mission 5 문의 건

0

120

2

강의 ppt 자료 요청건

0

134

2

미션tree

0

106

3

강의7 질문

0

104

2

mission1 질문

0

108

3

Verilog Testbench DB 원본

0

99

1

Inline constraints 관련 질문

0

93

1

SystemVerilog Interface - 1에서 modport 관련 질문

0

101

1

FIFO read sequence waveform 관련 문의

0

155

2

EDAPlayground에서 코드 찾기

0

127

2

섹션 3. 20 DPI 이해하기 에서 DPI-C : Compile and Debug 부분 질문 입니다.

1

165

2

미션 3 로그 결과 문의

0

119

2

영상이 이상합니다.

0

123

1

sv에서 class에 대한 질문입니다.

1

107

1

'fork-join_none'으로 시작된 백그라운드 스레드의 종료는 어떻게 관리되나요?

0

147

1

SystemVerilog 내 program 이 top module 의 역할을 하는건가요?

2

194

2

강의문의

1

145

1