inflearn logo
강의

강의

N
챌린지

챌린지

멘토링

멘토링

N
클립

클립

로드맵

로드맵

지식공유

Basic SystemVerilog Testbench ( 회로설계 검증 )

Data Type과 Structures - 2 ( Array들과 structure 이해 )

queue assignment pattern 문의 건

해결된 질문

41

jaehyoung.shin

작성한 질문수 1

0

안녕하세요.
queue 예제 관련 문의드립니다.

int q[$] = {0,1,3,6};
int b[$] = {4,5};
다음과 같이 초기값 선언 시 assignment pattern을 하지않는데 array type에서 이렇게 선언 시 systerm verilog 문법에서는 에러로 생각되는데 예제 의도에 대한 문의드립니다.

 

감사합니다.
] = {0,1,3,6}

verilog-hdl system-verilog verification system-verilog-dpi

답변 1

0

MetaEncore

@jaehyoung.shin 님,

질문 감사드립니다.

그 부분은 IEEE 1800 - 2023 또는 IEEE 1800 - 2017 LRM을 보시면,

7.10 Queues 에 아래와 같이 되어 있습니다.

Queue values may be written using assignment patterns or unpacked array concatenations (see 10.9, 10.10).

그래서 assignment pattern 을 사용하거나, concatenations 를 사용하거나 같은 것을 보여주기 위해 concatenation 으로 assign 하는 예를 보인 것입니다.

이 부분은 EDAPlayground의 published 된 Playground 를 참조하시면 됩니다.

"[MetaEncore] SV Array Test"

수업자료내 출처 문의 드립니다.

0

14

2

보드 관련 질문 드립니다.

1

34

2

34장의 맛비 패턴 generator 관련 질문입니다!

1

39

2

34장과 35장에서 설계한 IP는 DDI의 구조를 설계한 것인가요?

1

37

1

환경설정 문

2

55

2

[HDL 32장-2부] 참고 링크 관련

1

55

2

강의 만료일 연장 신청

0

50

2

Mission 5 문의 건

0

58

2

강의 ppt 자료 요청건

0

71

2

미션tree

0

52

3

강의7 질문

0

57

2

mission1 질문

0

65

3

Verilog Testbench DB 원본

0

55

1

Inline constraints 관련 질문

0

54

1

SystemVerilog Interface - 1에서 modport 관련 질문

0

67

1

FIFO read sequence waveform 관련 문의

0

91

2

EDAPlayground에서 코드 찾기

0

87

2

섹션 3. 20 DPI 이해하기 에서 DPI-C : Compile and Debug 부분 질문 입니다.

1

124

2

미션 3 로그 결과 문의

0

87

2

영상이 이상합니다.

0

85

1

sv에서 class에 대한 질문입니다.

1

70

1

'fork-join_none'으로 시작된 백그라운드 스레드의 종료는 어떻게 관리되나요?

0

77

1

SystemVerilog 내 program 이 top module 의 역할을 하는건가요?

2

132

2

강의문의

1

94

1