묻고 답해요
160만명의 커뮤니티!! 함께 토론해봐요.
인프런 TOP Writers
-
해결됨Basic SystemVerilog Testbench ( 회로설계 검증 )
영상이 이상합니다.
영상에서 자꾸 operate라고 소리가 나네요..
-
해결됨Basic SystemVerilog Testbench ( 회로설계 검증 )
sv에서 class에 대한 질문입니다.
이 부분에서 class는 tb의 하위블록처럼 취급이 되는 것인가요?아니면 일반 C++의 클래스처럼 생각하면 되는 것인가요?
-
미해결Basic SystemVerilog Testbench ( 회로설계 검증 )
'fork-join_none'으로 시작된 백그라운드 스레드의 종료는 어떻게 관리되나요?
Q. 'fork-join_none'으로 시작된 백그라운드 스레드의 종료는 어떻게 관리되나요?부모 스레드가 자식의 완료를 기다리지 않는다면, 자식 스레드가 완료된 후 발생하는 '좀비(Zombie)' 상태나 자원 누수(Resource Leakage) 문제는 어떻게 방지되거나 처리되나요?
-
해결됨Basic SystemVerilog Testbench ( 회로설계 검증 )
SystemVerilog 내 program 이 top module 의 역할을 하는건가요?
섹션 2 SystemVerilog Testbench 구조 살펴보기 중 program 개념 설명에 질문이 있어 질문 드립니다그림에서는 DUT <-> interface <-> program 으로 구성이 되어 있는데Verilog Testbench 구조와 비교를 해보게 된다면 program 의 역할은 Verilog 의 top module 의 역할이라고 볼 수 있을까요?아니면, top module 이 DUT, interace, program 을 모두 감싸는 wrapper 역할을 하고, program 은 tb 안의 oop component 들을 감싸는 top hierarchy 역할을 하는건가요?가끔 SystemVerilog 예제들을 보면 program 을 사용 않고 module 을 top hierarchy 로 쓰는 경우가 왕왕 있는데, program 사용시 TB 와 Design 사이의 상호작용에서 race condition 제거는 이제 실제 제조 과정(SDC?) 에서 야기될 수 있는 문제를 방지해주는건가요?궁금한게 많네요ㅜㅜ 답변 감사합니다! 강의 잘 듣고 있습니다!
-
해결됨FPGA에 UART 구현하기
5장 강의 노트 확인 부탁드립니다.
5. UART TX/RX 모듈 RTL 설계 및 시뮬레이션강좌의 강의 자료를 다운 받으면 ep06_Intergration 자료 입니다.확인 부탁드립니다.
-
해결됨Basic SystemVerilog Testbench ( 회로설계 검증 )
강의문의
강의 정말 잘 수강중에 있습니다~ UVM강의는 언제쯤 나올까요 기대됩니다! 그리고 추후 basic과정 말고도 중급, 고급 과정도 나올까요?
-
미해결설계독학's Verilog 마스터 Season 1 (실전 코딩 테스트 문제로 완성하는 디지털 설계 엔지니어의 커리어 도약)
155ns 타이밍 이슈에 관한 궁금증(?)
안녕하세요 🙂[1. 질문 챕터] : testbench 작성 - answer.txt 155ns~156ns 부분[2. 질문 내용] :155ns 부분에 원래 13이 찍혀야 하는 거 아닌가요?! 근데 시간은 1ns delay되어서 156ns로 찍혀있고 출력은 14(1110)으로 나와있는게 왜 그런지 궁금합니다. [3. 시도했던 내용, 그렇게 생각하는 이유] : 155시점에서 expected_count가 13일 때, if 조건문이 먼저 걸려서 #1 force에 걸려있는 지연 때문에 뒤에 있는 task 호출이 밀렸나? 생각이 들어서 task 호출을 if 조건보다 앞에 작성하고 다시 build를 돌려도 실행 결과는 #1 지연된 14가 출력되었습니다,,
-
미해결설계독학's Verilog 마스터 Season 1 (실전 코딩 테스트 문제로 완성하는 디지털 설계 엔지니어의 커리어 도약)
build 오류
안녕하세요 🙂[1. 질문 챕터] : eg) 몇 장, 몇 분 몇 초 쯤. or 수강생 분들이 봤을 때 어디구나?! 할 수 있게 표기 부탁 드려요.[2. 질문 내용] : eg) 질문 내용을 자유롭게 작성해주시면 되겠습니다 🙂[3. 시도했던 내용, 그렇게 생각하는 이유] : eg) 설치영상은 이렇게 시도했는데 안되더라 or 본인의 생각을 적어주세요. (실습 내용 중에 이해가 안되거나 잘못된 내용이 있는데, 이러 이러한 근거로 나는 이렇게 생각합니다.) ./build를 실행했는데 계속 아래와 같은 오류가 뜹니다.. start_guiException in thread "main" java.awt.AWTError: Can't connect to X11 window server using '10.255.255.254:0' as the value of the DISPLAY variable. at java.desktop/sun.awt.X11GraphicsEnvironment.initDisplay(Native Method) at java.desktop/sun.awt.X11GraphicsEnvironment$1.run(X11GraphicsEnvironment.java:105) at java.base/java.security.AccessController.doPrivileged(AccessController.java:319) at java.desktop/sun.awt.X11GraphicsEnvironment.initStatic(X11GraphicsEnvironment.java:64) at java.desktop/sun.awt.X11GraphicsEnvironment.<clinit>(X11GraphicsEnvironment.java:59) at java.desktop/sun.awt.PlatformGraphicsInfo.createGE(PlatformGraphicsInfo.java:37) at java.desktop/java.awt.GraphicsEnvironment$LocalGE.createGE(GraphicsEnvironment.java:93) at java.desktop/java.awt.GraphicsEnvironment$LocalGE.<clinit>(GraphicsEnvironment.java:84) at java.desktop/java.awt.GraphicsEnvironment.getLocalGraphicsEnvironment(GraphicsEnvironment.java:106) at java.desktop/sun.awt.X11.XToolkit.<clinit>(XToolkit.java:225) at java.desktop/sun.awt.PlatformGraphicsInfo.createToolkit(PlatformGraphicsInfo.java:41) at java.desktop/java.awt.Toolkit.getDefaultToolkit(Toolkit.java:595) at java.desktop/sun.swing.SwingUtilities2.getSystemMnemonicKeyMask(SwingUtilities2.java:2198) at java.desktop/javax.swing.plaf.basic.BasicLookAndFeel.initComponentDefaults(BasicLookAndFeel.java:1108) at java.desktop/javax.swing.plaf.metal.MetalLookAndFeel.initComponentDefaults(MetalLookAndFeel.java:444) at java.desktop/javax.swing.plaf.basic.BasicLookAndFeel.getDefaults(BasicLookAndFeel.java:161) at java.desktop/javax.swing.plaf.metal.MetalLookAndFeel.getDefaults(MetalLookAndFeel.java:1564) at java.desktop/javax.swing.UIManager.setLookAndFeel(UIManager.java:591) at java.desktop/javax.swing.UIManager.setLookAndFeel(UIManager.java:633) at java.desktop/javax.swing.UIManager.initializeDefaultLAF(UIManager.java:1408) at java.desktop/javax.swing.UIManager.initialize(UIManager.java:1521) at java.desktop/javax.swing.UIManager.maybeInitialize(UIManager.java:1487) at java.desktop/javax.swing.UIManager.getDefaults(UIManager.java:713) at java.desktop/javax.swing.UIManager.put(UIManager.java:1042) at ui.PlanAhead.<clinit>(SourceFile:183)ERROR: [Common 17-70] Application Exception: JVM: Can't find class: ui/PlanAheadERROR: [Common 17-211] Error loading jvm.source xsim.dir/tb_simple_bram_ctrl/xsim_script.tcl# set_param project.enableReportConfiguration 0# load_feature core# current_filesetERROR: [Project 1-848] Could not get a valid part for the project. Make sure you have the required part installed, use the get_parts command to see the list of valid parts.
-
미해결설계독학's Verilog 마스터 Season 1 (실전 코딩 테스트 문제로 완성하는 디지털 설계 엔지니어의 커리어 도약)
VIVADO 환경
안녕하세요 🙂[1. 질문 챕터] : eg) 몇 장, 몇 분 몇 초 쯤. or 수강생 분들이 봤을 때 어디구나?! 할 수 있게 표기 부탁 드려요.[2. 질문 내용] : eg) 질문 내용을 자유롭게 작성해주시면 되겠습니다 🙂[3. 시도했던 내용, 그렇게 생각하는 이유] : eg) 설치영상은 이렇게 시도했는데 안되더라 or 본인의 생각을 적어주세요. (실습 내용 중에 이해가 안되거나 잘못된 내용이 있는데, 이러 이러한 근거로 나는 이렇게 생각합니다.) ================ 다음 내용은 읽어보시고 지우시면 됩니다.=================질문 내용을 작성해주실 때, 위의 3단계로 제가 이해할 수 있게 작성해주시면 정확한 답변을 드릴 수 있을 것 같아요!!현업자인지라 업무때문에 답변이 늦을 수 있습니다. (길어도 만 3일 안에는 꼭 답변드리려고 노력중입니다 ㅠㅠ)강의에서 다룬 내용들의 질문들을 부탁드립니다!! (설치과정, 강의내용을 듣고 이해가 안되었던 부분들, 강의의 오류 등등)이런 질문은 부담스러워요.. (답변거부해도 양해 부탁드려요)개인 과제, 강의에서 다루지 않은 내용들의 궁금증 해소, 영상과 다른 접근방법 후 디버깅 요청, 고민 상담 등..글쓰기 에티튜드를 지켜주세요 (저 포함, 다른 수강생 분들이 함께보는 공간입니다.)서로 예의를 지키며 존중하는 문화를 만들어가요.질문글을 보고 내용을 이해할 수 있도록 남겨주시면 답변에 큰 도움이 될 것 같아요. (상세히 작성하면 더 좋아요! )먼저 유사한 질문이 있었는지 검색해보세요.잠깐! 인프런 서비스 운영 관련 문의는 1:1 문의하기를 이용해주세요.================== 안녕하세요 이번에 새로 수업을 구매하여 듣게된 사람입니다.혹시 VIVADO를 꼭 리눅스 환경에서 진행해야하나요? 기존에 VIVADO를 설치했는데 영상을 보면 리눅스환경을 조성하는게 좋다고 해서 여쭤봅니다.
-
미해결설계독학's Verilog 마스터 Season 1 (실전 코딩 테스트 문제로 완성하는 디지털 설계 엔지니어의 커리어 도약)
코딩테스트
안녕하세요 🙂[1. 질문 챕터] : eg) 몇 장, 몇 분 몇 초 쯤. or 수강생 분들이 봤을 때 어디구나?! 할 수 있게 표기 부탁 드려요.[2. 질문 내용] : eg) 질문 내용을 자유롭게 작성해주시면 되겠습니다 🙂[3. 시도했던 내용, 그렇게 생각하는 이유] : eg) 설치영상은 이렇게 시도했는데 안되더라 or 본인의 생각을 적어주세요. (실습 내용 중에 이해가 안되거나 잘못된 내용이 있는데, 이러 이러한 근거로 나는 이렇게 생각합니다.) 실제 기업 코딩테스트에서 input 종류와 output의 종류는 주고 시작하나요? 제가 코딩을 할 때에는 아무래도 모듈명부터 모든 것을 제가 전부 설계하는데, 이렇게 연습을 해도 괜찮을까요?
-
해결됨FPGA에 UART 구현하기
RTL
RTL이 Veliog인거같은데 vhdl 버전은 없나요 ?
-
해결됨FPGA에 UART 구현하기
멀티바이트프레임 로직 예시
FIFO를 이용하여 멀티바이트프레임 로직 구문을 작성 및 처리하는 참조 할 만한 로직 예시 가 있을까요
-
미해결설계독학's Verilog 마스터 Season 1 (실전 코딩 테스트 문제로 완성하는 디지털 설계 엔지니어의 커리어 도약)
vscode 환경세팅 방법
안녕하세요 🙂[1. 질문 챕터] : [2. 질문 내용] : vscode 환경 세팅 방법에 대해 자세히 나와있는 설명 링크나 영상이 있을까요?제로베이스 문법 강의에는 vscode 환경 세팅까지 영상으로 있는 거 같은데, 저는 인프런에서 진행하는 강의만 듣고있어서 좀 막히는 거 같습니다.[3. 시도했던 내용, 그렇게 생각하는 이유]https://wikidocs.net/258477링크에서 알려주신 것처럼,1. vscode 설치2. 확장판 3개 설치 (Verilog-HDL/SystemVerilog/Bluespec SystemVerilog, C/C++, C/C++ Extension Pack)3. mobaxterm setting -> x11 remote access full여기까진 했고,, 그 아래부터 막혔습니다,,
-
해결됨FPGA의 기초
vivado 설치 관련하여 질문 합니다.
vivado의 경우 메모리가 부족하여 MobaXterm을 이용하여 설치 했는데 이걸 그냥 사용해도 될까요? 아니면 새로 깔아야 하나요?
-
미해결설계독학's Verilog 마스터 Season 1 (실전 코딩 테스트 문제로 완성하는 디지털 설계 엔지니어의 커리어 도약)
L1-P12 인터럽트 제어 질문
안녕하세요 🙂[1. 질문 챕터] : 29. [L1-P12] Interrupt Controller (인터럽트 제어) 의 제가 설계한 TODO 부분이 의도한 대로 동작하지 않는 것에 대해서[2. 질문 내용] : 제가 작성한 코드 (TODO부분) wire [$clog2(INT_COUNT)-1:0] priority_req; assign priority_req = priority_encoder(interrupt_requests); always@(posedge clk or negedge rst_n) begin if(!rst_n) begin interrupt_service <= {INT_COUNT{1'b0}}; interrupt_active <= 1'b0; end else if(interrupt_ack) begin interrupt_active <= 1'b0; interrupt_service <= 8'b0; end else if(interrupt_requests) begin interrupt_active <= 1'b1; interrupt_service <= (1 << priority_req); // one hot end end [3. 시도했던 내용, 그렇게 생각하는 이유] : 가장 이해가 안되는 부분은 interrupt_ack 가 1이 됐을 때 (시뮬레이션에서 95ns) interrupt_active <= 1'b0; interrupt_service <= 8'b0; 이 부분이 예약되고 105ns에서 각각 0으로 값이 업데이트 될 것으로 예상하였는데 delay 발생하는 부분이 없는 것입니다. 제가 예상했던 파형 (빨간색)
-
미해결회로설계 3일 챌린지 : [내 경험-기업] 매칭 전략 설계하기
라이브 세션 다시보기 어디서 볼수 있나요?
학습 관련 질문을 남겨주세요. 구체적으로 적을수록 좋아요!마크다운과 단축키를 활용하면 글을 더 편하게 작성할 수 있어요.커뮤니티 질문 & 답변에 비슷한 내용이 있었는지 먼저 검색해보세요.서로 예의를 지키며 존중하는 분위기를 함께 만들어가요.잠깐! 인프런 서비스 관련 문의는 1:1 문의하기를 이용해 주세요.
-
미해결설계독학's Verilog 마스터 Season 1 (실전 코딩 테스트 문제로 완성하는 디지털 설계 엔지니어의 커리어 도약)
L0-P03 design에 예제 코드가 그대로 실려있습니다.
안녕하세요 🙂[1. 질문 챕터] : L0-P03_vector[2. 질문 내용] : 제공해주신 Lecture/Practical_interview_student/LEVEL_0/L0_P3_vector/design/vector.v에서TODO 아래에 정답 코드가 삭제되어있지 않습니다.[3. 시도했던 내용, 그렇게 생각하는 이유] : 자료 수정 부탁드립니다!