inflearn logo
강의

강의

N
챌린지

챌린지

멘토링

멘토링

N
클립

클립

로드맵

로드맵

지식공유

Basic SystemVerilog Testbench ( 회로설계 검증 )

[ Mission-5 ] APB requester SV Testbench Coverage 구현

Mission 5 문의 건

해결된 질문

120

jihye.oh

작성한 질문수 1

0

안녕하세요.

Mission 5를 수행하면서 인프런_SVTB_Mission_5.PDF를 참고하여 코드를 작성하던 중,
scoreboard에 cov_done이 선언되어 있지 않아 아래 구문에서 에러가 발생하는 것을 확인했습니다.

image.png
scb.cov_done = cov_done;

PDF 내용에는 scoreboard 파일에 coverage 관련 내용을 추가하라는 안내가 없어,
우선 해당 구문을 삭제한 뒤 시뮬레이션을 진행해 보니 정상 동작하는 것을 확인했습니다.

혹시 현재 업로드되어 있는 PDF 파일이 최신 버전이 맞는지 확인 부탁드립니다.

또한 비교 및 참고를 위해 최종 작성된 testbench 파일들
(environment.sv, generator.sv, scoreboard.sv 등 tb 폴더 내 전체 파일)도 공유해 주실 수 있을지 문의 드립니다.

감사합니다.

verilog-hdl system-verilog verification system-verilog-dpi

답변 2

0

MetaEncore

jihye.oh 님,

체크해 주신 덕분에 문서를 수정하였습니다. 감사합니다.

강의의 Mission 에서 PDF 다시 받으시면 수정된 것을 보실 수 있습니다.

그리고, 다운로드 에서 DB 다시 받으시면 missions/.solution directory 가 있습니다.

이 부분 참조하시면 됩니다.

0

MetaEncore

jihye.oh 님,

체크 감사합니다. Mission 5 설명하는 문서 작성시에 scoreboard 수정하는 chapter를 저희가 빠뜨렸네요. 수정한 것 완료되면 올려 드리도록 하겠습니다.

최종 작성된 code를 포함한 directory를 준비해서 update 하고 알려 드리겠습니다.

메모리 리셋 관련 질문 드립니다.

0

8

1

RTL_ROM이 무엇인지 알고 싶습니다.

0

9

1

인터럽트 컨트롤러 요청 처리와 처리 완료 구문 중 이해가 안되는 내용이 있습니다.

1

34

2

enable_latch가 F/F이 아니라 래치인 이유가 궁금합니다.

1

33

2

카페 등업신청

0

43

1

test class의 constructor 부분을 보다가 궁금한 점이 있어 질문드립니다.

0

38

1

강의자료 업로드 될까요

0

67

2

queue assignment pattern 문의 건

0

92

1

강의 ppt 자료 요청건

0

134

2

미션tree

0

106

3

강의7 질문

0

104

2

mission1 질문

0

108

3

Verilog Testbench DB 원본

0

99

1

Inline constraints 관련 질문

0

93

1

SystemVerilog Interface - 1에서 modport 관련 질문

0

101

1

FIFO read sequence waveform 관련 문의

0

155

2

EDAPlayground에서 코드 찾기

0

127

2

섹션 3. 20 DPI 이해하기 에서 DPI-C : Compile and Debug 부분 질문 입니다.

1

165

2

미션 3 로그 결과 문의

0

119

2

영상이 이상합니다.

0

123

1

sv에서 class에 대한 질문입니다.

1

107

1

'fork-join_none'으로 시작된 백그라운드 스레드의 종료는 어떻게 관리되나요?

0

147

1

SystemVerilog 내 program 이 top module 의 역할을 하는건가요?

2

194

2

강의문의

1

145

1