inflearn logo
강의

강의

N
챌린지

챌린지

멘토링

멘토링

N
클립

클립

로드맵

로드맵

지식공유

Basic SystemVerilog Testbench ( 회로설계 검증 )

강의문의

해결된 질문

102

모란

작성한 질문수 4

1

강의 정말 잘 수강중에 있습니다~

 

UVM강의는 언제쯤 나올까요 기대됩니다!

 

그리고 추후 basic과정 말고도 중급, 고급 과정도 나올까요?

verilog-hdl system-verilog verification system-verilog-dpi

답변 1

0

MetaEncore

모란님,

수강 해 주셔서 너무 감사 드립니다.

현재 UVM Basic 강의가 10월 말 오픈 예정으로 준비 중에 있습니다.

기타 SV/UVM 고급 과정과 SystemVerilog Assertion 과정도 준비 중에 있습니다.

궁금하신 부분 있으시면 언제든 말씀해 주세요.

0

MetaEncore

모란님,

저희가 10월말 오픈 예정이었던 UVM 강의가 내부 사정으로 11월 말로 연기가 되었습니다.

최대한 빨리 오픈 하도록 준비 하겠습니다. 참고해 주세요.

L2_P4 data_average 코드 리뷰 및 waveform 질문 드립니다.

1

35

2

Ubuntu 20.04.5 설치관련 문의드립니다

0

71

2

LV2-2 Patter Detector code review 부탁드립니다.

1

32

1

환경 설정하는 guide 최신화 부탁드립니다.

1

57

2

git hub 404 error 도움 부탁드립니다.

1

49

2

LT스파이스 라이브러리 다운이 안됩니다.

0

45

2

어떤 방식으로 이 강의를 듣고 공부를 해야 하는지 고민 됩니다.

0

47

2

queue assignment pattern 문의 건

0

60

1

Mission 5 문의 건

0

87

2

강의 ppt 자료 요청건

0

100

2

미션tree

0

64

3

강의7 질문

0

76

2

mission1 질문

0

74

3

Verilog Testbench DB 원본

0

68

1

Inline constraints 관련 질문

0

63

1

SystemVerilog Interface - 1에서 modport 관련 질문

0

73

1

FIFO read sequence waveform 관련 문의

0

100

2

EDAPlayground에서 코드 찾기

0

93

2

섹션 3. 20 DPI 이해하기 에서 DPI-C : Compile and Debug 부분 질문 입니다.

1

129

2

미션 3 로그 결과 문의

0

93

2

영상이 이상합니다.

0

96

1

sv에서 class에 대한 질문입니다.

1

76

1

'fork-join_none'으로 시작된 백그라운드 스레드의 종료는 어떻게 관리되나요?

0

90

1

SystemVerilog 내 program 이 top module 의 역할을 하는건가요?

2

153

2