작성한 질문수
Basic SystemVerilog Testbench ( 회로설계 검증 )
작성
·
8
1
강의 정말 잘 수강중에 있습니다~
UVM강의는 언제쯤 나올까요 기대됩니다!
그리고 추후 basic과정 말고도 중급, 고급 과정도 나올까요?
답변 1
0
모란님,
수강 해 주셔서 너무 감사 드립니다.
현재 UVM Basic 강의가 10월 말 오픈 예정으로 준비 중에 있습니다.
기타 SV/UVM 고급 과정과 SystemVerilog Assertion 과정도 준비 중에 있습니다.
궁금하신 부분 있으시면 언제든 말씀해 주세요.