
Verilog FPGA Program 5 (Serdes)
alex
FPGAでLVDS(Serdes)を実装します。
中級以上
FPGA, verilog
DDRアービタ
イメージフレームバッファ
本講義は、DDRメモリコントローラの最終段階であるArbiter(アービタ)を実装する内容です。DDRを画像データ用のフレームバッファとして使用する場合、DDRアクセス(リード/ライト)が重なることがあります。主に、入力と出力のフレームレートが異なる場合に発生します。このような場合には、Arbiterを設計してアクセス(リード/ライト)タイミングを調整する必要があります。リードとライトのリクエストを順次処理できるようにしなければなりません。
本講義は、入力イメージのフレームレートと出力イメージのフレームレートが異なる場合に、ddr Arbiterを実装してddrアクセスが重ならず順次行われるように実装します。結果をボードにダウンロードし、正常に動作することを確認します。
本文の構成は次の通りです。
2章は実習に使用されるArty A7-35Tボードについて説明します。
3章は大まかなシステム構成について説明します。
4章はモジュール別にプログラムを実装します。
5章はTop Moduleを実装し、シミュレーションで結果を確認します。
6章ではBitstreamを生成し、結果をボードで確認します。
💾受講前にご確認ください!
本講義はPDF形式のテキスト講義であり、別途動画は提供しておりません。
講義で説明されたすべてのソースコードを提供いたします。
本講義は、Digilent社で販売されているArty A7ボードと、自社で販売しているHIL-A35Tボードで実習を行います。
HIL-A35Tボードは、自社で運営しているスマートストアで購入できます(スマートストアリンク:https://smartstore.naver.com/ihil)
講義資料は「セクション 0 - 資料共有リンク - 添付ファイル」からダウンロードできます。
私は20年余り、大企業や中小企業で開発者として勤務し、現在は小さな企業を運営しています。CCTV用ISP(Image Signal Processing)ASICを開発し、OLED検査装置、DAQ(Data Acquisition System)など、FPGAを利用した多くの製品を開発してきました。FPGAだけでなく、FW開発(STM32、PIC32、AVR、ATMEGAなど)、回路設計、Windowsプログラムなど、多くの経験を持っています。これまで私が積み重ねてきた幅広い経験をもとに、皆さんの学習の助けになることを願っています。
学習対象は
誰でしょう?
Verilogを学びたい方
FPGAを学びたい方
ddr Arbiterを学びたい方
前提知識、
必要でしょうか?
verilog
vivado
xilinx fpga
キャリア認証
1,791
受講生
96
受講レビュー
134
回答
4.8
講座評価
17
講座
私は過去20年余り、大企業や中小企業で開発者として働いてきました。
現在は小さな企業の代表を務めております。
主な経歴は以下の通りです。
Verilog HDLを用いたFPGA設計
CCTV用ISP ASICの開発(約10年)
OLEDディスプレイ検査装置の開発(約3年)
FPGAを用いた装置開発
MCU FW
STM32
PIC32
AVR, ATMEGA
DSP (TI)
Windowsアプリケーションプログラム
Visual Studio MFC, C++
です。
全体
103件
講座資料(こうぎしりょう):
全体
3件
知識共有者の他の講座を見てみましょう!
同じ分野の他の講座を見てみましょう!