デバッグで学ぶRISC-Vアーキテクチャ - 3部

お知らせ 🎯

国内初のRISC-V講座のローンチを記念して30%割引クーポンを発行（先着100名）します。

クーポンリンク: https://inf.run/rGFpZ

最新のシステムソフトウェア業界で
注目されているRISC-Vアーキテクチャ

最近、オープンソースベースのCPUアーキテクチャであるRISC-Vアーキテクチャが注目を集めています。ITに関連するメディア記事やニュースを見ると、以下のような内容をすぐに確認できます:

• nVidia、インテル、Qualcommのようなビッグテック企業がRISC-Vベースの製品(チップセット)を開発している。

• 国内でRISC-Vを活用した多様なチップを設計するスタートアップ企業が増えており、RISC-Vデバイスベースの製品を開発する比重が高まっている。

• AI半導体を設計する際、RISC-VベースのCPUアーキテクチャを多く活用している。

• 2026年までに150億個のデバイスがRISC-Vベースでリリースされる予定である。

• 大学院（プロセッサ設計）では、RISC-V CPUを設計できるツールキットを使用して様々な研究を進めている。

組み込みおよびシステムソフトウェア企業でRISC-V CPUアーキテクチャを活用して製品を開発する割合が高まっています。そのため、就職活動生は技術面接でもRISC-Vについての準備をしなければならない状況です。

講義を作った背景

初心者の立場からRISC-Vアーキテクチャは学ぶのが難しいです。その理由は次の通りです：

• RISC-Vを構成する膨大な内容の中で何が重要なのか分からない

• RISC-Vを構成する内容の中で、どの機能が実戦プロジェクトに活用されるのか分からない

• RISC-Vの仕様書をいくら一生懸命読んでもすぐに理解するのは難しい

  
  

• RISC-Vを説明する用語そのものがどういう意味なのか分かりにくい

  
  

今回の講義はデバッグで学ぶRISC-Vアーキテクチャシリーズの3番目の講義で、入門者レベルを超えて高い年収を得られるレベルのシステムソフトウェア開発者になるための内容を扱います - メモリシステム(仮想メモリ、メモリバリア、キャッシュ)とHypervisor Extension機能を説明します。

講義の構成と2部、3部の講義ロードマップ

今回の講義は、RISC-V全体の講義リストの中で、RISC-Vの核心機能である3部の内容を扱います。

• 1部: RISC-V紹介、レジスタ、アセンブリ命令、Privilege Mode (デバッグを通じて学ぶRISC-Vアーキテクチャ1部)

• 2部: 例外(Memory Abort Exception)、割り込み、PLIC (Platform-level Interrupt Controller)、呼び出し規約 (デバッグで学ぶRISC-Vアーキテクチャ 2部)

• 3部: 仮想メモリシステム、キャッシュ(Cache)、フェンス(Fence)/バリア、Hypervisor extension

  
  

RISC-Vアーキテクチャ全体の講義はロードマップ - 'システムソフトウェア開発者のためのRISC-Vアーキテクチャ'講義で確認できます。

講義の核心的な差別化ポイント

こんな内容を学びます 📕

RISC-Vアーキテクチャの主要なメモリ機能を紹介し、仮想メモリシステムを構成する核心機能も紹介します。全体像とともにわかりやすく説明します。

仮想メモリシステムの核心である仮想メモリマップを紹介します。また、カーネル空間とユーザー空間別に仮想アドレスの範囲について分かりやすく説明します。

ページテーブルを設定するsatpレジスタを説明し、メモリダンプデバッグ実習を通じて仮想アドレスの概念をわかりやすく説明します。(メモリダンプは講義資料で提供します。)

仮想アドレスとページテーブルの概念を説明し、実際のケーススタディを通じて仮想アドレスの範囲について説明します。

マルチレベルページテーブルの構造を説明し、PTE（Page Table Entry）を詳細に説明します。

マルチレベルページテーブルを通じて仮想アドレスを直接物理アドレスに変換する過程を詳細に説明します。Crash Utilityプログラムを使用して仮想アドレスを物理アドレスに変換するデバッグ実習も行います。

SiFiveのU74コアとP550コアのMMUスペックを分析しながら、MMUの動作方式をハードウェア設計の観点から詳細に説明します。

メモリリオーダリングについて説明し、メモリリオーダリングを防ぐfence命令の動作原理をわかりやすく説明します。

fence命令の基本構造（form）を説明し、様々なオプションを適用したfence命令の動作方式を詳細に説明します。

マルチコアシステム環境におけるfence命令の動作方式を説明します - fence命令を実行するとどのような原理で他のコアに同期されるのかを分析します。また、サンプルアセンブリ命令を分析しながらfence命令を説明します。

fence.i命令を紹介し、全体像としてfence.i命令を実行した際に処理される流れまで説明します。

様々な例示アセンブリルーチンを分析しながらfence.i命令を分析します。Armアーキテクチャと比較しながらfence.i命令を分析します。

キャッシュの基本概念を説明し、キャッシュがなぜ使用されるのかについても説明します。

マルチコアシステムにおけるキャッシュの動作原理を説明し、ArmアーキテクチャとRISC-Vで定義されたキャッシュの主要機能について比較しながら分析します。

キャッシュを構成する基本要素について説明し、キャッシュルックアップ(キャッシュを探していく過程)においてアドレスがどのような方式で処理されるのかについて詳しく説明します。

ハイパーバイザを紹介し、RISC-Vアーキテクチャにおいてハイパーバイザが実行されるPrivilegeモードを説明します。

RISC-Vアーキテクチャで定義されたHypervisor Extensionの核心機能を紹介し、Hypervisor Extensionを有効化する方法を説明します。

Guest OSで例外が発生すると、Hypervisorがこれを最初に制御する実行フローを説明します。

執筆・講義経験を基に
誰よりも深く詳細に!

国内システムソフトウェア分野で前人未到の!'Armアーキテクチャ(Armv8-A、Armv7-A)'と'Linuxカーネル'の本を執筆した著者(2冊の本がいずれも大韓民国学術院優秀図書に選定)であり、国内初で海外出版社(Packt)を通じて"Reverse Engineering Armv8-A Systems"の本(英語)を執筆したグローバル著者です。何よりも最新システムソフトウェアトレンド(電気自動車、システム半導体-システムソフトウェア)を最もよく知っている現役開発者です。また、システムソフトウェア分野で最も知識普及活動を活発に行っている教育者です。

• 'Reverse Engineering Armv8-A Systems: A practical guide to Kernel, Firmware, and TrustZone analysis' 著者（英語）、（Packt出版社）

• 「システムソフトウェア開発のためのArmアーキテクチャの構造と原理」(2024年、大韓民国学術院優秀図書賞) 著者

• 『デバッグを通じて学ぶLinuxカーネルの構造と原理』（2021年、大韓民国学術院優秀図書賞）著者

• 'プログラマーズ デブ コース: Linux システム及びカーネル専門家' メイン講師

• 2022年6月、韓国コンピュータ総合学術大会（KCC2022）- チュートリアル発表 [ftraceを利用してLinuxカーネルを征服する]

• LG電子「Linuxカーネル」及び「Armv8アーキテクチャ」社内講師(国内及び海外開発者を含む) - (2020年~2024)