/

Basic SystemVerilog Testbench ( 회로설계 검증 )

시스템베릴로그(SystemVerilog) 의 기본 문법과 SystemVerilog의 클래스(Class)를 사용한 테스트벤치(Testbench) 설계 기법을 습득하게 됩니다. 또한 현업에서 사용하는 EDA Tool 인 시높시스사의 VCS를 활용하여 하드웨어 회로 설계 검증의 전체 기초 사이클을 경험하고 배울 수 있습니다. 관련 검색어 시스템베릴로그, 시스템베리로그, SystemVerilog, 베릴로그, 베리로그, Verilog, SOC, 회로설계, 회로검증, 검증, Verification, 칩설계, 칩검증, 삼성전자, 하이닉스, 신입교육, 사내교육, 시높시스, VCS, 반도체, 취업, 경력, 펩리스

(4.7) 수강평 11개

수강생 73명

난이도 초급

수강기한 무제한

검증

검증

sv

sv

회로설계

회로설계

회로검증

회로검증

시스템베릴로그

시스템베릴로그

system-verilog-dpi

system-verilog-dpi

검증

검증

sv

sv

회로설계

회로설계

회로검증

회로검증

시스템베릴로그

시스템베릴로그

system-verilog-dpi

system-verilog-dpi

thumbnail background

질문

고민있어요

스터디

월 ₩88,000

5개월 할부 시

₩440,000